第三章門電路3.1概述3.2半導體二極管門電路3.3CMOS門電路3.6TTL電路與CMOS電路的接口退出返回主目錄3.5TTL門電路3.4*其它類型的MOS集成電路第三章門電路3.1概述3.2半導體二極管門電1

獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態。

門電路：用以實現基本邏輯運算和復合邏輯運算的單元電路通稱為門電路。

常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。3.1概述(a)功耗大(b)功耗小獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（2本書中采用正邏輯系統邏輯0和1：電子電路中用高、低電平來表示。表示方法：正邏輯：以高電平表示邏輯1，以低電平表示邏輯0。負邏輯：以高電平表示邏輯0，以低電平表示邏輯1。本書中采用正邏輯系統邏輯0和1：電子電路中用高、低電平來表3集成門電路按開關元件分類集N溝道MOS門(NMOS)成單極型(MOS型)P溝道MOS門(PMOS)邏互補MOS門(CMOS)輯二極管----晶體三極管邏輯門（DTL）門晶體三極管----晶體三極管邏輯門（TTL）電雙極型射極耦合邏輯門（ECL）路集成注入邏輯門電路（）集成：把晶體管、電阻、和導線等封裝在一個芯片上。集成門電路按開關元件分類集43.2半導體二極管門電路一、二極管的開關特性二極管符號：正極負極+vD－vi<0.7V時，二極管截止，iD=0。vi>0.7V時，二極管導通。二極管單向導電性。3.2半導體二極管門電路一、二極管的開關特性二極管符號：正極5vi＝0V時，二極管截止，如同開關斷開，vo＝0V。vi＝5V時，二極管導通，如同0.7V的電壓源，vo＝4.3V。二極管的反向恢復時間限制了二極管的開關速度。vi＝0V時，二極管截止，如同開關斷開，vo＝0V。vi＝56動態特性D正偏時，PN結電阻較小。加上反壓后，PN結內尚有一定的存儲電荷，形成較大的瞬態反向電流I2；爾后，隨著存儲電荷的消散，反向電流逐漸減小，直至漏電流Is。反向恢復過程:反向恢復時間tre說明:

⑴轉換時間：截止→導通較小導通→截止較大，故D的開關時間以tre來衡量。⑵Vi的最高頻率以10tre來取值。DR+－動態特性D正偏時，PN結電阻較小。加上反壓71、二極管與門Y=AB二、二極管門電路1、二極管與門Y=AB二、二極管門電路82、二極管或門Y=A+B2、二極管或門Y=A+B93.3CMOS門電路3.3.1MOS管的開關特性3.3.2CMOS反相器的工作原理3.3.3CMOS反相器的靜態輸入、輸出特性3.3.4CMOS反相器的動態特性3.3.5其他類型的CMOS門電路3.3.6CMOS集成電路退出返回本章主目錄3.3CMOS門電路3.3.1MOS管的開關特性310⒈MOS管分類PMOS管:結構簡單，工作速度低，負電源工作。NMOS管:工藝復雜，正電源工作。CMOS管:PMOS管和NMOS管組成互補電路。⒉工作區TTL:截止放大飽和CMOS:截止飽和可變電阻相當開關電路:斷開接通3.3.1MOS管的開關特性⒈MOS管分類PMOS管:結構簡單，工作速度低，負電源工作11⒊符號及導通條件VGS＞VGS(th)N時導通一般:VGS(th)N在2V左右VGS＜VGS(th)P時導通一般:VGS(th)P

在－2V左右即:|VGS|

＞|VGS(th)P|=

2V時導通⒊符號及導通條件VGS＞VGS(th)N時導通一般:V124.場效應管的基本開關電路截止狀態vi<VGS(th)vO=+VDD導通狀態vi>VGS(th)vO≈0轉移特性曲線輸出特性曲線4.場效應管的基本開關電路截止狀態vi<VGS(th)vO=135.MOS管的開關等效電路由于MOS管截止時漏極和源極之間的內阻ROFF非常大，所以截止狀態下的等效電路可以用斷開的開關代替。MOS管導通狀態下的內阻RON約為1kΩ以內(有的可<10Ω)，而且與vGS的數值有關。因這個阻值有時不能忽略，故在等效電路中畫出了導通內阻。CI是柵極輸入電容，約為幾皮法。5.MOS管的開關等效電路由于MOS管截止時漏極和143.3.2CMOS反相器的工作原理(1)vA＝0V時,TN截止,TP導通。輸出電壓vY＝VDD＝10V。(2)vA＝10V時，TN導通，TP截止。輸出電壓vY＝0V。一、電路結構3.3.2CMOS反相器的工作原理(1)vA＝0V時,TN15⑴靜態功耗小。（約10μW）⑵允許電源電壓范圍寬。（318V）⑶扇出系數大。（帶同類負載N≥50）⑷抗噪容限大。（Vth=1/2VDD）CMOS電路的特點最大提供電流1.5mA⑸速度較低。（tpd=40nS）CMOS電路導通時阻抗較大（1KΩ），由于分布電容Co的存在，電平高低變化時充放電較慢，影響其工作速度。⑴靜態功耗小。（約10μW）⑵允許電源電壓范圍寬。（31816⑴電壓傳輸特性AB段：TP導通，TN截止。vO=VOH≈VDDCD段：TN導通，TP截止。vO=VOL≈0CMOS反相器的電壓傳輸特性接近于理想的反相器。BC段：TP、TN都導通，

TP、TN內阻變化，

vO迅速下降二、電壓和電流傳輸特性電壓傳輸特性中點對應的電壓叫閾值電壓，用VTH表示。閾值⑴電壓傳輸特性AB段：TP導通，TN截止。CD段：TN導17⑵電流傳輸特性：AB段、CD段：曲線對應TP、TN中只有一管導通的情況，CMOS管截止狀態的漏極電流極小，接近于零。BC段：

TP、TN兩管都導通，工作在飽和區（放大狀態），vI=0.5VDD時電阻最小，電流達到最大值。考慮CMOS電路的這一特點，在使用這類器件時不應使之長期工作在電流傳輸特性的BC段，以防止器件因功耗過大而損壞。⑵電流傳輸特性：AB段、CD段：BC段：TP、TN18三、輸入端噪聲容限：P82在保證輸出高、低電平基本不變(變化的大小不超過規定的允許限度)的條件下，允許輸入信號的高、低電平有一個波動范圍，這個范圍稱為輸入端的噪聲容限。計算方法：輸入高電平噪聲容限輸入低電平噪聲容限三、輸入端噪聲容限：P82在保證輸出高、低電平基本不19

測試結果表明，在輸出高低電平的變化不大于限定的10%VDD情況下，輸入信號高、低電平允許的變化量大于30%VDD。因此得到VNH=VNL=30%VDD。可見，CMOS電路的噪聲容限大小是和VDD有關的。隨著VDD的增加VNH和VNL也相應地加大，而且每個VDD值下VNH和VNL始終保持相等。適當提高VDD可以提高輸入端噪聲容限。而在TTL電路中是辦不到的。不同VDD下的電壓傳輸特性VNH、VNL隨VDD變化的曲線測試結果表明，在輸出高低電平的變化不大于限定的1203.3.3、CMOS反相器的靜態輸入、輸出特性一、輸入特性目的：為正確處理門電路與門電路、門電路與其它電路之間的連接問題，必須了解門電路輸入端和輸出端的伏安特性，即輸入特性和輸出特性。

輸入特性指從反相器輸入端看進去的輸入電壓與輸入電流的關系。

因為MOS管的柵極和襯底之間存在著以SiO2為介質的輸入電容，而絕緣介質又非常薄，極易被擊穿，必須要采取保護電路。3.3.3、CMOS反相器的靜態輸入、輸出特性一、輸入特性2174HC系列的CMOS器件中，多采用a圖的輸入保護電路，D1和D2都是雙極型二極管，導通壓降VDF=0.5~0.7V,反向擊穿電壓約為30V，D2是MOS管內部自然形成的所謂分布式二極管，D2和RS可按一個理想二極管來理解。C1和C2分別表示T1和T2的柵極等效電容。a.74HC系列的輸入保護電路b.4000系列的輸入保護電路74HC系列的CMOS器件中，多采用a圖的輸入保護電221、0≤vI≤VDD時，正常工作范圍，保護電路不起作用。2、vI＞VDD+VDF時(VDF二極管正相導通壓降)，D1導通，則vG=VDD+VDF，保證C2上的電壓不超過VDD+VDF。3、vI<-0.7V時，D2導通，則vG=-VDF，保證C1上的電壓不超過VDD+VDF。這樣加到C1和C2上的電壓不會超過允許的耐壓極限。a.74HC系列的輸入保護電路1、0≤vI≤VDD時，正常工作范圍，保護電路不起作用。2、23由輸入保護電路可以畫出它的輸入特性曲線。在-VDF

<vI<VDD+VDF范圍內，輸入電流iI≈0。當vI

>VDD+VDF以后，iI

迅速增大。當vI<-VDF以后，D2經RS導通，iI

的絕對值隨vI

絕對值的增加而增大。由輸入保護電路可以畫出它的輸入特性曲線。在-VDF<vI24掌握：在0≤vI≤VDD時，對應的輸入電流iI約為0。掌握：在0≤vI≤VDD時，對應的輸入電流iI約為0。25(1)低電平輸出特性二、輸出特性

即vO=VOL時，反相器的P溝道管截止、N溝道管導通，負載電流IOL從負載電路注入T2，輸出電平隨IOL增加而提高。這時的VOL就是VDS2、IOL就是iD2，所以VOL與IOL的關系曲線也就是T2管的漏極特性曲線。由于T2的導通內阻與vGS2的大小有關，vGS2越大導通內阻越小。從圖上可以看到，同樣的IOL值下若VDD升高，VOL也越低。(1)低電平輸出特性二、輸出特性即vO26(2)高電平輸出特性

結論：反相器輸出的高低點平是與負載電流的大小相關的。在查閱器件手冊時要注意是在什么負載電流下給出的高低電平值。電流IOH從門電路的輸出端流出的，與規定的負載電流正方向相反，在輸出特性曲線上為負值。這時VOH等于VDD減去T1管的導通壓降。在同樣的IOH值下VDD越高，T1導通時的vGS1越負，它的導通內阻越小，VOH也就下降得越少。即vO=VOH時，反相器的P溝道管導通、N溝道管截止，負載(2)高電平輸出特性結論：反相器輸出的高低點平是與27

由于寄生電容和輸出負載電容的存在，輸出電壓變化必然滯后于輸入電壓變化。我們將輸出電壓波形滯后于輸入電壓波形的時間叫做傳輸延遲時間。3.3.4、CMOS反相器的動態特性一、傳輸延遲時間由于寄生電容和輸出負載電容的存在，輸出電壓變化必然28通常將輸出電壓由低電平跳變到高電平時的傳輸延遲時間記作tPLH，把輸出電壓由高電平跳變到低電平時的傳輸延遲時間記作tPHL。CMOS電路的傳輸延遲時間tPHL和tPLH是以輸入、輸出波形對應邊上等于最大幅度50%兩點間時間間隔來定義的。二、交流噪聲容限三、動態功耗通常將輸出電壓由低電平跳變到高電平時的傳輸延遲時間記293.3.5其他類型的CMOS門電路①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。一、CMOS與非門3.3.5其他類型的CMOS門電路①A、B當中有30①只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。②只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。二、CMOS或非門

缺點：輸出電阻受輸入狀態的影響。輸出的高低電平受輸入端數目的影響。①只要輸入A、B當中有一個或全為高電平，TP1、TP31若A=B=1則RO=RON2+RON4=2RON假定每個MOS管的導通內阻均為RON，截止內阻均為ROFF≈∞。若A=B=0則RO=RON1∥RON3=0.5RON若A=1、B=0則RO=RON3=RON若A=0、B=1則RO=RON1=RON

可見，輸入狀態的不同可以使輸出電阻相差4倍之多。其次，輸出的高低電平受輸入端數目的影響。輸入端數目越多，串聯的驅動管數目也越多，輸出的低電平VOL也越高。而當輸入全部為低電平時，輸入端越多負載管并聯的數目越多，輸出高電平VOH也更高一些。若A=B=1則RO=RON2+RON4=2RON假定每個MO32二、帶緩沖級的CMOS門電路

克服了輸出電阻受輸入狀態的影響及輸出的高低電平受輸入端數目的影響。注意：輸入輸出端加進反相器以后，電路的邏輯功能也發生了變化。與非門是在或非門的基礎上增加了緩沖器得到的。在原來的與非門基礎上增加緩沖級以后就得到了或非門電路。

方法：在門電路的每個輸入輸出端各增設一級反相器。加進的這些具有標準參數的反相器稱為緩沖器。二、帶緩沖級的CMOS門電路克服了輸出電阻受輸入狀態33

這些帶緩沖級的門電路其輸出電阻、輸出的高低電平以及電壓傳輸特性將不受輸入端狀態的影響。而且，電壓傳輸特性的轉折區也變得更陡了。此外，前面講到的CMOS反相器的輸入特性和輸出特性對這些門電路也適用。這些帶緩沖級的門電路其輸出電阻、輸出的高低電34與門或門與門或門35CMOS與或非門CMOS異或門CMOS與或非門CMOS異或門3674HC03三、漏極開路的門電路(OD門)

在CMOS電路中，為了滿足輸出電平轉換、吸收大負載電流以及實現線與連接等需要，有時將輸出級電路結構改成一個漏極開路輸出的MOS管，構成漏極開路輸出。(Open-DrainOutput)

菱形記號表示OD輸出結構，菱形下方的橫線表示輸出低電平時為低輸出電阻。74HC03三、漏極開路的門電路(OD門)在CMO37

OD門工作時必須將輸出端經上拉電阻RL接到電源上。設TN的導通與截止內阻分別為ROFF和RON，且ROFF>>RL>>RON，則TN截止時vO=VOH=VDD2，TN導通時vO=VOL≈0。因為VDD1可不等于VDD2，所以很容易將輸入的高低電平VDD1/0→VDD2

/0，實現電平轉換。OD門應用一：電平轉換OD門工作時必須將輸出端經上拉電阻RL接到電源上38OD門應用二：線與

輸出端直接相連實現線與邏輯。Y1與Y2中任何一個為低電平時Y都為低電平；只有Y1和Y2都為高電平時，Y才為高電平，故：

兩個OD與非門接成了與或非電路。線與符號是畫在線與連接處的與門輪廓。OD門應用二：線與輸出端直接相連實現線與邏輯。Y139OD門外接電阻阻值計算方法

當所有OD門同時截止輸出為高電平時，為使高電平不低于規定的VOH值，顯然RL不能選得過大。故RL應滿足：有：

其中：VDD是外接電源電壓，VOH是輸出高電平，IOH是每個OD門輸出管截止時的漏電流，IIH是負載門每個輸入端的高電平輸入電流。n是并聯OD門的數目，m是負載門電路高電平輸入電流的數目。OD門外接電阻阻值計算方法當所有OD門同時截止輸出40當輸出為低電平且并聯的OD門中只有一個門的輸出MOS管導通時，為保證流入該OD門的負載電流不超過輸出MOS管允許的最大值，顯然RL不能選得過小。故RL應滿足：

其中IOL(max)是OD門允許的最大負載電流，VOL是輸出低電平，IIL是負載門每個輸入端的低電平輸入電流。m'是負載門電路高電平輸入電流的數目。在負載門為CMOS門電路的情況下，m和m'相等。因此，要保證線與連接后電路能夠正常工作，應取當輸出為低電平且并聯的OD門中只有一個門的輸出MO41例：在下圖電路中，已知G1、G2、G3為OD輸出的與非門74HC03，輸出高電平時的漏電流最大值為IOH(max)=5μA，輸出低電平為VOL(max)=0.33V時允許的最大負載電流為IOL(max)=5.2mA，負載門G4~G6為74HC00，它的高電平輸入電流最大值IIH(max)和低電平輸入電流最大值IIL(max)均為1μA。若VDD=5V，要求VOH≥4.4V、VOL≤0.33V，試求RL取值的允許范圍。解：依題意得故RL的取值范圍為：例：在下圖電路中，已知G1、G2、G3為OD輸出的與非門7442三、CMOS傳輸門

因為TP和TN的源極和漏極在結構上是完全對稱的，所以柵極的引出端畫在柵極的中間。TP和TN的源極和漏極分別相連作為傳輸門的輸入端和輸出端。C和C'是一對互補的控制信號。三、CMOS傳輸門因為TP和TN的源極和漏極43①C＝0、C'=1，即C端為低電平(0V)、C'端為高電平(＋VDD)時，TN和TP同時截止，輸入和輸出之間呈高阻狀態，相當于開關斷開一樣。②C＝1、C'=0，即C端為高電平(＋VDD)、C'端為低電平(0V)，則當0<vI<VDD-VGS(th)N時，TN導通；而當|VGS(th)P|<vI<VDD時TP導通，因此，vI在0~VDD之間變化時，至少有一個MOS管是導通的。輸入和輸出之間相當于開關接通一樣，vo＝vI。如果傳輸門的一端接入正電壓vI，另一端接負載電阻RL，則有①C＝0、C'=1，即C端為低電平(0V)、C'端為高電平(44

利用CMOS傳輸門和反相器可以組合成各種復雜的邏輯電路，如異或門、數據選擇器、寄存器、計數器等。例：試分析下圖的邏輯功能。輸入傳輸門工作狀態輸出ABTG1TG2Y00導通截止001導通截止110截止導通111截止導通0因此，Y與A、B之間是異或邏輯關系，即：利用CMOS傳輸門和反相器可以組合成各種復雜的邏輯45說明：

由于兩個MOS管的結構形式是對稱的，即漏極和源極可以互易使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。

傳輸門的另一個重要用途是作模擬開關，用來傳輸連續變化的模擬電壓信號。這一點是無法用一般的邏輯門實現的。說明：由于兩個MOS管的結構形式是對稱的，即46⑴由CMOS反相器和CMOS傳輸門組成;⑵MOS管結構對稱，漏極和源極可以互換,CMOS具有雙向傳輸特性。⑶功能：C＝1時，傳輸門導通，內阻R<1KΩ。C＝0時，傳輸門截止，內阻R>109Ω。四、CMOS雙向模擬開關⑴由CMOS反相器和CMOS傳輸門組成;四、CMOS雙向模擬47例：寫出下面CMOS雙向模擬開關實現的輸出Y與輸入A、B的邏輯關系，要求給出簡單的分析過程。RL為負載電阻，RON為MOS導通電阻，且RL>>RON。解：①對a圖，當A、B有一個為高電平時，電路就導通，輸出為高電平，當A、B全為低電平時，Y才為低電平。故Y=A+B。

②對b圖，A、B全為高電平時，傳輸門才全導通，輸出Y為低電平；A、B只要不全為高電平，則Y為高電平。故Y=(AB)'。

③對c圖，A為高電平時，SW導通，Y為低電平；A為低電平時，SW截止，Y為高電平。故Y=A'。例：寫出下面CMOS雙向模擬開關實現的輸出Y與輸入A、B的邏48②EN'=1時，不管A狀態如何，T1、T2均截止，輸出呈現高阻態。可見電路的輸出有高阻態、高電平和低電平3種狀態，是一種三態門。五、三態輸出的CMOS門電路(TS門、輸出緩沖器)①EN'=0時，若A=1則T1截止、T2導通，Y=0；若A=0則T1導通、T2截止，Y=1；因此Y=A'。②EN'=1時，不管A狀態如何，T1、T2均截止，輸出呈現高49TS門的應用：③構成數據總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TS門處于工作狀態，而其余TS門均處于高阻狀態，這樣總線就會輪流接受各TS門的輸出。①作多路開關：EN=0時，門G1使能，G2禁止，Y=A'；EN=1時，門G2使能，G1禁止，Y=B'。②信號雙向傳輸：EN=0時信號向右傳送，B=A'；EN=1時信號向左傳送，A=B'。TS門的應用：③構成數據總線：讓各門的控制端輪流處于低電平，50作業(四)：P129題：2.17(b)作業(五)：P152題：3.7(b)+(五)題：3.7(d)、3.10作業(四)：P129題：2.17(b)作業(五)：P152題513.3.6CMOS集成電路(IC)一、集成電路(IntegratedCircuit，IC)集成電路是一種完全在由半導體材料(通常是硅)構成的微小芯片上制作的電子電路。硅片封裝在塑料或陶瓷外殼的內部，其上有輸入/輸出引腳，用于連接外部電路。所有邏輯電路都集成在封裝內部的芯片上，芯片通過細導線與外部引腳連接。3.3.6CMOS集成電路(IC)一、集成電路(Inte52二、IC封裝種類數字集成電路的封裝是多種多樣的。DIP(DualIn-linePackage，雙列直插式封裝)用于直插式PCB(PrintedCircuitBoard，印制電路板)，其引腳垂直向下以便插入電路板的通孔，與電路板的上下表面連接。內部電路復雜性的不同決定了DIP引腳數的不同。二、IC封裝種類數字集成電路的封裝是多種多樣的。DI53另一種IC封裝是SMT(Surface-MountTechnology，表貼式)封裝。SMT封裝有許多種，SOIC(Small-OutlineIC，小型IC封裝)是其中的一種。SMT封裝的芯片焊接在電路板表面，其密度更高(即給定區域內可以放置更多的IC)。另一種IC封裝是SMT(Surface-Mount54IC引腳數：對于IC，左上方第一引腳標號為1，可以在封裝上使用小圓點、凹口或斜切角來指示引腳1的位置。從引腳1開始，沿左邊從上到下，再沿右邊從下到上，引腳標號依次增加。標號最大的引腳總是位于右上角的引腳。引腳數相同時，DIP比SOIC大，SOIC的尺寸約是DIP的一半。IC引腳數：對于IC，左上方第一引腳標號為1，可以在55（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規模集成電路的功耗也不會超過100μW。三、CMOS數字電路的特點（1）CMOS電路的工作速度比TTL電路的低。三、CMOS數56（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環境下工作。（7）CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據需要接地或接高電平。（5）CMOS集成電路的集成度比TTL電路高。57四、CMOS電路的正確使用(自學)P101五、CMOS數字集成電路的各種系列①4000系列：最早的集成系列，工作電壓范圍寬(3~18V)，傳輸延遲時間長，可達100ns，帶負載能力較弱，最大負載電流只有0.5mA左右，已基本被HC/HCT系列取代。②HC/HCT系列：高速系列，采用了一系列改進措施，傳輸延遲時間縮短到10ns左右，帶負載能力提高到4mA左右。HC/HCT系列區別在工作電壓范圍和對輸入信號電平的要求有所不同。HC系列工作電壓在2~6V，要獲得較高的速度可選擇較高的電壓，要獲得較低的功耗可選擇較低的電壓。且HC系列要求的輸入電平與TTL系列的輸出電平不匹配，因此不能與TTL電路混合使用，只適合于全部由HC系列電路組成的系統。四、CMOS電路的正確使用(自學)P101五、CMOS數58

HCT系列工作在單一的5V電壓下，它的輸入、輸出電平與TTL電路的輸入輸出電平完全兼容，因此可用于HCT與TTL混合的系統。③AHC/AHCT系列：改進的高速CMOS系列，工作速度比HC/HCT系列提高了一倍，帶負載能力也提高了近一倍。同時AHC/AHCT系列又能與HC/HCT系列兼容。因此，AHC/AHCT系列是目前比較受歡迎、應用最廣的CMOS器件。

AHC/AHCT系列的區別和HC/HCT系列的區別一樣，也主要表現在工作電壓范圍和對輸入電平的不同要求上。④VHC/VHCT系列：與TI公司的AHC/AHCT系列功能相近。由別的公司生產，因此在某些具體的性能參數上兩者不完全相同。HCT系列工作在單一的5V電壓下，它的輸入、輸出59⑤LVC系列：低壓CMOS系列，工作電壓范圍非常低1.65~3.3V，且傳輸延遲時間縮短到3.8nS，同時又能提供更大的負載電流，在電源電壓為3V時，最大負載電流可達24mA。此外，LVC系列的輸入可接受高達5V的高電平信號，能很容易地將5V電平信號轉換成3.3V以下的電平信號，而LVC系列提供的總線驅動電路又能將3.3V以下的電平信號轉換為5V的輸出信號，這就為3.3V系統與5V系統之間的連接提供了便捷的解決方案。ALVC系列：改進的低壓CMOS系列，在LVC的基礎上進一步提高了工作速度，并提供了性能更加優越的總線驅動器件。LVC/ALVC是目前CMOS電路中性能最好的兩個系列，可以滿足高性能數字系統設計的需要。尤其在移動式的便攜電子設備(如筆記本電腦、移動電話、數碼照相機等)中，LVC/ALVC系列的優勢更加明顯。⑤LVC系列：低壓CMOS系列，工作電壓范圍非常低1.65~60

54/74CMOS系列：54系列與74系列具有完全相同的邏輯功能，但電器性能參數大不一樣，54系列比74系列的工作溫度范圍更寬。54系列的允許的工作環境溫度規定為-55~+125℃；而74系列允許的工作環境溫度規定為-40~+85℃。例：器件名稱54/74HC04。

“54/74”是TI公司產品的標志，“HC”是不同系列的名稱，后面的數碼“04”表示器件具體的邏輯功能，在這里表示這個器件是“六反相器”(即其中有六個同樣的反相器)，只要器件名稱中最后的數碼相同，它們的邏輯功能就是一樣的。54/74CMOS系列：54系列與74系列具有613.5TTL門電路3.5.1雙極型三極管的開關特性3.5.2TTL反相器的電路結構和工作原理3.5.3TTL反相器的靜態輸入/輸出特性3.5.4TTL反相器的動態特性3.3.5其它類型的TTL門電路返回本章主目錄退出3.5TTL門電路3.5.1雙極型三極管的開關特性623.5.1雙極型三極管的開關特性一、雙極型三極管的結構

一個獨立的雙極型三極管由管芯、三個引出電極和外殼組成。三個電極分別成為基極、集電極和發射極。管芯由三層P型和N型半導體結合在一起而構成，有NPN型和PNP型兩種。因為在工作時由電子和空穴兩種載流子參與導電過程，故稱這類三極管為雙極型三極管。3.5.1雙極型三極管的開關特性一、雙極型三極管的結構63截止狀態飽和狀態vi=VIL<0.5Vvo=+VCCvo=0.2V二、雙極型三極管的輸入、輸出特性及開關特性vi=VIHiB≥IBS截止狀態飽和狀態vi=VIL<0.5Vvo=+VCCvo=064②vi=0.2V時，因為vBE<0.7V，iB=0，三極管工作在截止狀態，ic=0。因為ic=0，所以輸出電壓：①vi=1V時，三極管導通，基極電流:因為0<iB<IBS，三極管工作在放大狀態。iC=βiB=40×0.03=1.2mA，輸出電壓：三極管臨界飽和時的基極電流：vo=vCE=VCC-iCRc=5-1.2×1=3.8Vvo=VCC=5V③vi＝3V時，三極管導通，基極電流：而因為iB>IBS，三極管工作在飽和狀態。輸出電壓：vo＝VCES＝0.2V②vi=0.2V時，因為vBE<0.7V，iB=0，三極管工65①vI＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓vY＝VCC＝5V②vI＝5V時，三極管導通。基極電流為：iB＞IBS，三極管工作在飽和狀態。輸出電壓vY＝VCES＝0.2V。三極管臨界飽和時的基極電流為：二、三極管非門如何判斷出來的？假設三極管截止，則基極電位為：故三極管導通。①vI＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓vY663.5.2TTL反相器的電路結構和工作原理3.5.2TTL反相器的電路結構和工作原理67輸入級由晶體管T1和基極電阻R1組成，它實現了輸入變量A的傳遞。BRD1Vcc（5V）D2A發射極輸入級中間倒相級推挽輸出級輸出級：由T4、T5和R4組成，其中T4與T5組成推拉式輸出結構，具有較強的負載能力。中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發射極E2可以分別提供兩個相位相反的電壓信號C2E2一、電路結構輸入級由晶體管T1和基極電阻R1組成，它實現了輸入變量A的傳680.9VVb1=0.2+0.7=0.9V三個PN結導通需2.1V工作原理T1深飽和T2截止T5截止1.輸入低電平（0.2V）時不足以讓T2、T5導通0.9VVb1=0.2+0.7=0.9V三個PN結導通需2.690.9Vvovo=5-vR2-vD2-Vbe43.4V高電平！T1深飽和T2截止T5截止T4導通結論1:輸入低時,輸出為高0.9Vvovo=5-vR2-vD2-Vbe43.4V高電70T1:倒置全飽和導通Vb1=2.1VVc1=1.4V反偏0.9V截止2.輸入為高電平（3.4V）時2.1V1.4VT1管:Ve1=3.4V

Vb1=2.1V

Vc1=1.4VT1管在倒置工作狀態3.4VT2,T5管飽和導通,Vce2=0.2V所以:Vc2=0.9V→T4:放大

VD2=0.2V→D2:截止T2:飽和T5:飽和T4:截止T1:倒置全飽和導通Vb1=2.1V反偏0.9V截止271+5VFR2R13kT2R3T1T5b1c1A飽和vF=0.2V2.輸入全為高電平（3.4V）時(續)飽和3.4VT1:倒置T2:飽和T5:飽和T4:截止結論2:輸入高時,輸出為低T5飽和,Vce5=0.2V+5VFR2R13kT2R3T1T5b1c1A飽和vF=0.72工作原理小結:輸入低電平（0.2V）時

vF=3.4V2.輸入高電平（3.4V）時

vF=0.2VT1:倒置T2:飽和T4:截止T5:飽和T1深飽和T2截止T4導通T5截止3.邏輯功能工作原理小結:輸入低電平（0.2V）時2.輸入高電平（3.73二、電壓傳輸特性輸出電壓VO隨輸入電壓Vi變化的關系曲線,即vO=f(vi)vO(V)vi(V)1233.4VBCDE0.6V1.4V0ABC段：線性區，當0.7V≤vi≤1.3V，0.7V≤Vb2＜1.4V時，T2開始導通，T5仍截止，VC2隨Vb2升高而下降，經T4射極根隨器使vO下降。AB段：截止區,當vI<0.6V，Vb1<1.3V時，T2、T5截止，輸出高電平VOH=3.4VCD段：轉折區vi=1.4V,T2、T5導通、T4截止，vO急劇下降.DE段：飽和區,vi>1.4VT2、T5導通，VOL＝0.2V傳輸特性曲線二、電壓傳輸特性輸出電壓VO隨輸入電壓Vi變化的關系曲線,即74三、輸入端噪聲容限低電平噪聲容限VNL＝VIL(max)

－VOL(max)＝0.8－0.4V＝0.4V

因此同CMOS反相器類似，同樣也存在一個允許的噪聲容限。定義方法也同CMOS反相器一樣。

從電壓傳輸特性上可以看到，當輸入信號偏離正常的低電平而升高時，輸出的高電平并不立刻改變。同樣，當輸入信號偏離正常的高電平而降低時，輸出的低電平也不會馬上改變。因此允許輸入的高低電平各有一個波動范圍。所以：高電平噪聲容限VNH

＝

VOH(min)

－VIH(min)

＝2.4－2＝0.4V三、輸入端噪聲容限低電平噪聲容限因此同C75⒈輸入伏安特性：輸入電壓與輸入電流之間的關系曲線，即iI

=f（vI）3.5.3TTL反相器的靜態輸入/輸出特性

在TTL反相器電路中，如果僅僅考慮輸入信號是高電平和低電平而不是某一個中間值的情況，則可忽略T2和T5的b-c結反向電流以及R3對T5基極回路的影響，得到下面的等效電路。一、輸入特性：⒈輸入伏安特性：輸入電壓與輸入電流之間的關系曲線，即iI76vI為低電平時等效電路vI為低電平時等效電路77vI為高電平時輸入特性曲線

由等效電路圖可畫出輸入特性曲線。輸入電壓介于高、低電平之間的情況要復雜一些，且這種情況通常發生在輸入信號電平轉換的短暫過程中，這里就不分析了。vI為高電平時輸入特性曲線由等效電路圖可畫出輸入特性78二、輸出特性：(1)高電平輸出特性當vO=VOH時，T4和D2導通，T5截止，輸出端等效電路為下圖所示。

T4工作在射極輸出狀態，輸出電阻RO很小。在負載電流較小的范圍內，負載電流的變化對VOH的影響較小。|iL|↑→IR4↑→VR4↑→VCE4↓→VO基本不變。(|iL|<5mA)二、輸出特性：(1)高電平輸出特性當vO=VOH79

T4進入飽和狀態后，VCES=0.2V，將失去射極跟隨功能，因而VOH隨|iL|的增加幾乎線性的下降。|iL|↑

→VO↓線性下降。(|iL|>5mA)T4進入飽和狀態后，VCES=0.2V，將失去80T5飽和，T4截止。由于T5飽和導通時c-e間的內阻很小(<10?),所以負載電流iL增加時輸出的低電平VOL僅稍有升高。可以看出，VOL與iL的關系在較大范圍里基本呈線性。(2)低電平輸出特性T5飽和，T4截止。由于T5飽和導通時c-e間的內81例：試計算門G1最多可以驅動多少個同樣的門電路負載。門電路的輸入輸出特性分別由特性曲線圖給出。要求G1輸出的高低電平滿足VOH≥3.2V，VOL≤0.2V。解：首先計算保證VOL≤0.2V時可以驅動的門電路數目N1。由低電平輸出特性表上查到VOL=0.2V時的負載電流iL=16mA。這時G1的負載電流是所有負載門的輸入電流之和。例：試計算門G1最多可以驅動多少個同樣的門電路負載。門電路82由右圖的輸入特性上又可查到，當vI=0.2V時每個門的輸入電流為iI=-1mA，于是得到電流絕對值間的關系:N1即可以驅動的負載個數再計算保證VOH≥3.2V時能驅動的負載門數目N2。由高電平輸出特性上查到，VOH=3.2V時對應的iL為-7.5mA。但手冊上同時又規定IOH<0.4mA，故應取iL≤0.4mA計算。由輸入特性可知，每個輸入端的高電平輸入電流IIH=40mA，故可得由右圖的輸入特性上又可查到，當vI=0.2V時每個83綜上，在給定的輸入輸出特性曲線下，74系列的反相器可以驅動同類型反相器的最大數目是N=10。這個數值也叫做門電路的扇出系數。從本例可以看出，由于門電路無論在輸出高電平還是輸出低電平時均有一定的輸出電阻，所以輸出的高、低電平都要隨負載電流的改變而發生變化。這種變化越小，說明門電路帶負載的能力越強。有時也用輸出電平的變化不超過某一規定值時允許的最大負載電流來定量表示門電路帶負載能力的大小。綜上，在給定的輸入輸出特性曲線下，74系列的反相器可84即輸入端通過電阻R接地時的特性。三、輸入負載特性：在具體使用門電路時，有時需要在輸入端與地之間或者輸入端與信號的低電平之間接入電阻RP。

由圖可知，輸入電流流過RP，這就必然會在RP上產生壓降而形成輸入電位vI，且RP越大vI也越高。即輸入端通過電阻R接地時的特性。三、輸入負載特性：85vI≥1.4V時，T2、T5導通，Vb1＝2.1V,使vI鉗在1.4V。RP較小時，使vI<1.4V，相當輸入低電平，所以輸出為高電平。RP增大時，RPvI=1.4V時，T2、T5全導通，輸入變高，輸出變低電平。此時vI≡1.4V。vI≥1.4V時，T2、T5導通，Vb1＝2.1V,使vI鉗862.01.4VRP/k?01.03.0vI隨RP變化的規律，即輸入負載特性。由等效圖可知：該式表明，在RP<<R1的條件下，vI幾乎與RP成正比。但當vI上升到1.4V以后，vB1鉗在了2.1V左右所以vI不會隨RP的增大而升高了。這時vI與RP的關系也就不再遵守上式的關系，特性曲線趨近于vI=1.4V的一條水平線。2.01.4VRP/k?01.03.0vI隨RP變化87例:TTL門電路圖中，為保證門G1輸出的高、低電平能正確地傳送到門G2的輸入端,要求vO1=VOH時vI2≥VIH(min),vO1=VOL時vI2≤VIL(max),試計算RP的最大允許值是多少。已知G1和G2均為74系列反相器，VCC=5V，VOH=3.4V，VOL=0.2V，VIH(min)=2.0V，VIL(max)=0.8V。G1和G2的輸入特性和輸出特性如前面所述。解：首先計算vO1=VOH時vI2≥VIH(min)時RP的允許值：由右圖得VOH-IIHRP≥VIH(min)由輸入特性曲線上查得:vI=VIH=2.0V時IIH=0.04mA例:TTL門電路圖中，為保證門G1輸出的高、低電平能正確地傳88于是可得：其次再計算vO1=VOL時vI2≤VIL(max)時RP的允許值：由右圖當RP的接地端改接至VOL時，應滿足：vO1+IILRP≤VIL(max)綜上，應取RP≤0.69k?。也就是說，G1和G2之間串聯的電阻不應大于690?，否則vO1=VOL時vI2可能超過VIL(max)值。RP≤0.69k?代入參數于是可得：其次再計算vO1=VOL時vI2≤VIL(max)89例：試指出各74系列TTL門電路的輸出狀態(高電平、低電平或高阻態)。解:(a)一端接高電平，一端接VCC，也相當于接高電平，還有一端懸空，由輸入負載特性知，此時相當于RP=∞，故輸入端相當于接高電平。所以Y1為低電平。(c)為TS非門，控制端接高電平，TS門導通，輸入為高電平，故輸出Y3為低電平。(d)為異或門，一端接低電平，另一端是VCC經電阻接入，因電阻值不是很大(<35k?)，故輸入端仍為高電平，因此Y4為高電平。入輸入端，使之經過大電阻后成為高電平，故Y2為高電平。(b)一端接地，一端是低電平連大電阻接若此圖中，將電阻5.1k?換成51k?，輸出狀態變化嗎?為什么？例：試指出各74系列TTL門電路的輸出狀態(高電平、低電平或90(e)一端接高電平，另一端經電阻接地，因阻值很小(<690?)，故輸入端仍為低電平，因此Y5為高電平。(f)為TS與非門，控制端低電平有效，但接了VCC，相當于接高電平，TS門截止，故輸出Y6為高阻態。思考題：將圖中這些門電路都換成74系列CMOS門電路。輸出狀態又將如何？(e)一端接高電平，另一端經電阻接地，因阻值很91一.傳輸延遲時間在TTL電路中，由于二極管和三極管狀態轉換需要一定的時間，且二極管、三極管以及電阻、連接線等的寄生電容的存在，當將理想矩形波接入TTL反相器的輸入端后，輸出電壓的波形要比輸入信號滯后，而且波形的上升沿和下降沿也將變壞。

像CMOS門電路一樣，我們把輸出電壓波形滯后于輸入電壓波形的時間叫做傳輸延遲時間。通常將輸出電壓由低電平跳變到高電平時的傳輸延遲時間記作tPLH，把輸出電壓由高電平跳變到低電平時的傳輸延遲時間記作tPHL。3.5.4TTL反相器的動態特性(了解、自學)一.傳輸延遲時間在TTL電路中，由于二極管和三極管92在74系列門電路中，由于輸出級的T5管導通時工作在深度飽和狀態，所以它從導通轉換為截止時(對應于輸出由低電平跳變為高電平時)的開關時間較長，致使tPLH略大于tPHL。因為傳輸延遲時間和電路的許多分布參數有關，不易準確計算，所以tPLH和tPHL的數值最后都是通過實驗方法測定的。這些參數可以從產品手冊上查出。定義方法：在74系列門電路中，由于輸出級的T5管導通時93二.交流噪聲容限輸入信號為接近門電路傳輸延遲時間的窄脈沖時，使輸出狀態改變所需要的脈沖幅度將遠大于信號為直流時所需要的信號變化幅度。由于TTL電路中存在三極管的開關時間和分布電容的充放電過程，因而輸入信號狀態變化時必須有足夠的變化幅度和作用時間才能使輸出狀態改變。門電路對這類窄脈沖的噪聲容限——交流噪聲容限高于直流噪聲容限。絕大多數的TTL門電路傳輸延遲時間都在50ns以內，所以當輸入脈沖的寬度達到微妙的數量級時，在信號作用時間內電路已達到穩態，應將輸入信號按直流信號處理。二.交流噪聲容限輸入信號為接近門電路傳輸延遲時間的窄脈沖時，94三.電源的動態尖峰電流電源尖峰電流的影響：電源平均電流增加；多個門電路同時轉換工作狀態時尖峰電流的數值很大，形成一個系統內部的噪聲源。在穩定狀態下，輸出電平不同時它從電源所取的電流也不一樣。當輸出電壓由低電平突然變成高電平的過渡過程中，由于T5原來工作在深度飽和狀態，所以T4的導通必然先于T5的截止，這樣就出現了短時間內T4和T5同時導通的狀態，有很大的瞬時電流流經T4和T5，使電源電流出現尖峰脈沖。當輸出電壓由高電平突然變成低電平的過程中，也有一個不大的電源尖峰電流出現。可忽略。三.電源的動態尖峰電流電源尖峰電流的影響：電源平95TTL反相器的電源動態尖峰電流TTL反相器的電源動態尖峰電流96作業(四)：P125題：2.1(b)、2.4作業(五)：P154題：3.12、3.16作業(四)：P125題：2.1(b)、2.4作業(五)：971、TTL與非門3.5.5其它類型的TTL門電路多發射極三極管結構一、其它邏輯功能的門電路1、TTL與非門3.5.5其它類型的TTL門電路多發射極98①輸入信號不全為1：如vA=0.2V，vB=3.4V3.4V0.2V則vB1=0.2+0.7=0.9V，T2、T5截止，T4導通輸出端的電位為：輸出Y為高電平。vY=5-vR2-vD3-Vbe43.4V0.9VvB1①輸入信號不全為1：如vA=0.2V，vB=3.4V3.4993.4V3.4V②輸入信號全為1：如vA=vB=3.4V，則vB1=2.1V，T2、T5導通，T4截止，輸出端的電位為：vY=VCES＝0.2V輸出Y為低電平。2.1VvB13.4V3.4V②輸入信號全為1：如vA=vB=3.4V，則100功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低。功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低10174LS00內含4個2輸入與非門，74LS20內含2個4輸入與非門。74LS00內含4個2輸入與非門，74LS20內含2個4輸入102說明：

在計算與非門每個輸入端的輸入電流時，應根據輸入端的不同工作狀態區別對待。在把兩個輸入端并聯使用時，低電平輸入電流仍可按下式計算：與反相器相同。而輸入端接高電平時，e1和e2分別為兩個倒置三極管的等效集電極，所以總的輸入電流為單個輸入端的高電平輸入電流的兩倍。如果輸入端一個接高電平一個接低電平，則低電平輸入電流與反相器基本相同，而高電平輸入電流比反相器的略大一些。說明：在計算與非門每個輸入端的輸入電流時，應根據輸入103①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經過T1集電結流入T2基極，使T2、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發射極，使T2、T'2、T5均截止，T4導通，輸出為高電平，即Y＝1。2、TTL或非門①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經104說明：由于或非門的輸入端和輸出端電路結構與反相器相同，所以輸入特性和輸出特性也和反相器一樣。在將兩個或輸入端并聯時，無論高電平輸入電流還是低電平輸入電流，都是單個輸入端輸入電流的兩倍。說明：由于或非門的輸入端和輸出端電路結構與反相器相同105①A和B都為高電平（T2導通）、或C和D都為高電平（T'2導通）時，T5飽和導通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T'2同時截止）時，T5截止、T4飽和導通，輸出Y=1。3、TTL與或非門①A和B都為高電平（T2導通）、或C和D都為高電平（T'2導1064、TTL異或門異或門異或的關系可以通過與門和或非門的組合電路來實現。4、TTL異或門異或門異或的關系可以通過與門和或非門的組合電107若A、B同時為高，則T6、T9導通T8截止，輸出為低。反之，若A、B同時為低，則T4、T5截止，T7、T9導通T8截止，輸出為低。電路圖：當A、B一高一低時，T1飽和T6截止。T4、T5中一個導通，T7截止。T6、T7同時截止后，T8導通T9截止，輸出為高。因此，Y和A、B間為異或關系，即

虛線以右部分和或非門的倒相級、輸出級相同，只要T6、T7其一為高，都使T8截止、T9導通，輸出為低。若A、B同時為高，則T6、T9導通T8截止，輸出為低。反108與門或門

與門、或門電路是在與非門、或非門電路的基礎上于電路內部增加一級反相級所構成的。因此，與門、或門的輸入電路及輸出電路和與非門、或非門的相同。與門或門與門、或門電路是在與非門、或非門電路的基礎109

推挽輸出結構優點：輸出電阻小。缺點：輸出端不能并聯使用。若輸出一高一低，則輸出端并聯后必然有很大的負載電流同時流過這兩個門的輸出級。這個電流值將遠遠超過正常工作電流，可能使門電路損壞。

推挽式輸出級的門電路中，電源確定輸出高電平就確定。無法滿足對不同輸出高低電平的需要。此外，推挽式電路結構也不能滿足驅動較大電流，較高電壓負載的要求。

克服上述局限性的方法就是把輸出級改為集電極開路的三極管結構，做成集電極開路的門電路(OpenCollectorGate),簡稱OC門。二、集電極開路輸出的門電路(OC門)推挽輸出結構優點：輸出電阻小。缺點：輸出端不能并聯使110門電路在工作時需外接負載電阻和電源。只要電阻值和電源電壓值選擇得當，就能使輸出的高低電平符合要求，輸出端三極管的負載電流又不過大。門電路在工作時需外接負載電阻和電源。只要電阻111①A、B不全為1時，vB1=0.9V，T2、T5截止，Y1=1。接入外接電阻RL后：②A、B全為1時，vB1=2.1V，T2、T5飽和導通，Y1=0。OC門并聯輸出實例

同理故：①A、B不全為1時，vB1=0.9V，T2、T5截止，Y1=112

若將Y1、Y2兩條輸出線接成線與結構，則Y1、Y2有一個是低電平，Y就是低電平。只有Y1、Y2同時為高電平時Y才是高電平。即：Y=Y1·Y2。

因此將兩個OC結構的與非門線與連接即可得到與或非門。若將Y1、Y2兩條輸出線接成線與結構，則Y1、Y2有113由于T5和T'5同時截止時輸出的高電平為VOH=VCC2，而VCC2的電壓數值可以不同于門電路本身的電源VCC1，所以只要根據要求選擇VCC2的大小，就可以得到所需的VOH值。說明：

另外，有些OC門的輸出管設計的尺寸較大，足以承受較大電流和較高電壓。如SN7407輸出管允許的最大負載電流為40mA，截止時耐壓30V，足以直接驅動小型繼電器。由于T5和T'5同時截止時輸出的高電平為VO114OC門外接負載電阻的計算方法

OC門與OD門外接負載電阻的計算方法基本相同。唯一不同的一點是在多個負載門輸入端并聯的情況下，低電平輸入電流的數目不一定與輸入端的數目相等。

當所有OC門同時截止時，輸出為高電平。為使高電平不低于規定的VOH值，顯然RL不能選得過大。因此RL應滿足：

VCC是外接電源電壓，IOH是每個OC門輸出三極管截止時的漏電流，IIH是負載門每個輸入端的高電平輸入電流。OC門外接負載電阻的計算方法OC門與OD門外接負載115

當負載門的輸入端為高電平時，無論負載是m個與輸入端并聯還是m個或輸入端并聯，總的高電平輸入電流都等于單個輸入端高電平輸入電流的m倍。所以RL(max)表達式中的m都等于并聯的輸入端數目。當負載門的輸入端為高電平時，無論負載是m個與輸116當OC門中只有一個導通時，電流流向如圖。因為此時負載電流全部都流入導通的那個OC門，所以RL值不可太小，以確保流入導通OC門的電流不至超過最大允許的負載電流ILM。由此RL應滿足：其中VOL是規定的輸出低電平，IIL是每個負載門的低電平輸入電流的絕對值。

m'的值要視負載門為那種形式的門電路而定。當OC門中只有一個導通時，電流流向如圖。因為此時負117由與非門的電路結構圖可知，將輸入端并聯后總的低電平輸入電流和每個輸入端單獨接低電平時的輸入電流是一樣的。因此計算RL(min)時，m'等于負載門的個數。

若負載門是或非門，將輸入端并聯后，總的低電平輸入電流等于每個輸入端單獨接低電平時的輸入電流乘以并聯輸入端的數目，而不是乘以門的數目，因此m'等于輸入端的個數。外接電阻RL的取值范圍為：由與非門的電路結構圖可知，將輸入端并聯后總的低電平輸118例：試為右圖中的外接負載電阻RL選定合適的阻值。已知G1、G2為OC門，輸出管截止時的漏電流為IOH=200μA，輸出管導通時允許的最大負載電流為ILM=16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流，為IIL=1mA，高電平輸入電流為IIH=40μA。給定VCC=5V，要求OC門輸出的高電平VOH≥3.0V，低電平VOL≤0.4V。解：由題意可得：選定的RL值應滿足0.35kΩ≤RL≤2.63kΩ，故可取RL=1kΩ。例：試為右圖中的外接負載電阻RL選定合適的阻值。已知G119三、三態輸出門電路(TS門)①EN＝0時，P=0，T1基極vB1=0.9V，T2、T5均截止；二極管D導通，T4基極vB4=0.9V，使T4、D3截止，輸出端開路，電路處于高阻狀態。三、三態輸出門電路(TS門)①EN＝0時，P=0，T1基120②EN＝1時，P=1，流進e1的電流很小，忽略掉，則因D和D1反向，無電流流過D和D1支路。TS門的工作狀態與與非門沒有區別，Y=(AB)'，根據輸入的不同狀態可為高電平或低電平。結論：電路的輸出有高阻態、高電平和低電平3種狀態。②EN＝1時，P=1，流進e1的電流很小，忽略掉，則因D和D121說明：

EN=1時為正常的與非工作狀態，稱為控制端高電平有效。EN=0時為正常的與非工作狀態，稱為控制端低電平有效。說明：EN=1時為正常的與非工作狀態，稱為控制端高122四、TTL系列集成電路及主要參數TTL系列集成電路①74系列：標準系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝10mW。②74H系列：高速系列，是在74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝6ns，平均功耗P＝22.5mW。③74S系列：肖特基系列，是在74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝4ns，平均功耗P＝20mW。④74LS系列：低功耗肖特基系列，是在74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝2mW。74LS系列產品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。⑤74AS系列：是為進一步縮短傳輸延遲而設計的改進系列。工作速度快tpd＝1.5ns，缺點是功耗較大，平均功耗P＝20mW。⑥74ALS:是為獲得更小的延遲功耗積而設計的改進系列。它的延遲功耗積是TTL電路中最小的。tpd＝4ns，P＝1mW。S:抗飽和L:低功耗H:高速A:先進工藝四、TTL系列集成電路及主要參數TTL系列集成電路①74系列123⑦54、54H、54S、54LS系列：54系列與74系列具有完全相同的電路結構和電器性能參數。所不同的是54系列比74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。74系列的工作環境溫度規定為0~70℃，電源電壓工作范圍為5V±5%；而54系列的工作環境溫度規定為-55~+125℃，電源電壓工作范圍為5V±10%。在不同系列的TTL器件中，只要器件型號的后幾位數碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。例如7420、74H20、74S20、74LS20、74ALS20都是雙四輸入與非門。都采用了14條引腳雙列直插式封裝，而且輸入端、輸出端、電源、地線、的引腳位置也是相同的。⑦54、54H、54S、54LS系列：54系列124*3.6TTL電路與CMOS電路的接口在數字系統中，經常會遇到TTL電路和CMOS電路相互連接的問題，這就要求驅動電路能為負載提供符合要求的高電平、低電平和驅動電流，故熟悉各系列電路的主要參數是十分必要的。參閱教材P118，自學。*3.6TTL電路與CMOS電路的接口在數125使用集成電路時的注意事項（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內，否則將導致性能下降或損壞器件。（2）數字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯起來使用，也可根據邏輯關系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。使用集成電路時的注意事項（1）對于各種集成電路，使用時一定要126作業(五)：P157題：3.23，3.24作業(五)：P157題：3.23，3.24127

①利用半導體器件的開關特性，可以構成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構成在電路結構和特性兩方面都別具特色的三態門、OC門、OD門和傳輸門。②隨著集成電路技術的飛速發展，分立元件的數字電路已被集成電路所取代。③TTL電路的優點是開關速度較高，抗干擾能力較強，帶負載的能力也比較強，缺點是功耗較大。④CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優點，其主要缺點是工作速度稍低，但隨著集成工藝的不斷改進，CMOS電路的工作速度已有了大幅度的提高。本章小結①利用半導體器件的開關特性，可以構成與門、或門、非門、與128第三章門電路3.1概述3.2半導體二極管門電路3.3CMO