計算機組成原理期末模擬題計算機組成原理期末模擬題計算機組成原理期末模擬題V:1.0精細整理，僅供參考計算機組成原理期末模擬題日期：20xx年X月一.選擇題下列哪個不屬于主機的組成部分（D）運算器 B.控制器 C.存儲器 D.輸出設備計算機中有關ALU的描述，（D）是正確的。只做算術運算，不做邏輯運算只做加法能存放運算結果以上答案都不對在三種集中式總線控制中，（C）方式響應時間最快。鏈式查詢 B.計數器定時查詢 C.獨立請求 D.都一樣4.在三種集中式總線控制中，控制線最多的是（C）方式。A.鏈式查詢 B.計數器定時查詢 C.獨立請求 D.都一樣5.在三種集中式總線控制中，對線路故障最敏感的是（A）方式。A.鏈式查詢 B.計數器定時查詢 C.獨立請求 D.都一樣6-7.現代計算機都具有兩個存儲層次，分別是（B），構成緩存、主存、輔存三級存儲系統。速度和容量價位分別接近（C）主存-緩存層次和緩存-輔存層次緩存-主存層次和主存-輔存層次緩存-輔存層次和主存-輔存層次前者 前者 B.后者 后者 C.前者 后者 D.后者 前者某機器字長16位，主存按字節編址，轉移指令采用相對尋址，由兩個字節組成，第一字節為操作碼字段，第二字節為相對位移量字段。假定取指令時，每取一個字節PC自動加1.若某轉移指令所在主存地址為2000H，相對位移量字段的內容為06H，則該轉移指令成功轉以后的目標地址是（C）A.2006H B.2007H C.2008H D.2009H一個容量為16K×32位的存儲器，其地址線和數據線的總和是（A）A.46 B.47 C.48 D.4910.對128*128矩陣的存儲芯片進行刷新時，若存取周期為0.5μs，刷新周期為2ms，則對128行集中刷新共需（）μs，其余的（）μs用來讀寫或維持信息。（B）A.32,1936 B.64,1936 C.32,3872 D.64,3872對采用低位交叉編址的多體存儲器來說，第0塊第1個（從0計起）地址應該編碼為（D）A.1 B.2 C.3 D.412.下列關于I/O設備與主機信息傳送的控制方式，說法正確的是（B）A.若主機和設備是串行工作的，那傳送數據時用程序查詢方式B.在微型機系統中，主機和高速硬盤進行數據交換一般采用程序中斷方式C.直接存儲器存取方式(DMA)的效率最高D.以上說法均不正確13.下列說法正確的是（A）當中斷請求觸發器INTR值為1時，表示該設備向CPU提出中斷請求當多個中斷源向CPU提出終端請求時，CPU在任何瞬間能同時接受多個中斷源的請求CPU接受級別最高的中斷源的請求，但允許級別低的中斷源中斷正在運行的中斷服務程序當中斷屏蔽觸發器MASK值為0時，表示被屏蔽，即封鎖其中斷源的請求14.零地址運算指令在指令格式中不給出操作數地址，它的操作數來自（C）。

A.立即數和棧頂 B.暫存器 C.棧頂和次棧頂 D.程序計數器自動加+115.下列對各標志位理解正確的是（B）A.負標志位（N），結果為負，N=0 B.溢出標志位（V），結果有溢出，V=1C.進位標志位（C），最低位有進位，C=1 D.奇偶標志位（P），結果呈奇數，P=116.下列說法正確的是（A）計算機操作的最小單位時間是時鐘周期計算機主頻的周期是指機器周期一個節拍信號的寬度是機器周期以上說法均不正確二.填空題計算機的軟件通常分兩類：系統軟件和應用軟件。為了實現按地址訪問的方式，主存中還必須配置兩個寄存器，分別是存儲器地址寄存器，存儲器數據寄存器。控制器由程序計數器（PC）、指令寄存器（IR）以及控制單元（CU）組成。按系統總線傳輸信息的不同，可分為三類：數據總線、地址總線、控制總線。總線性能指標包括總線寬度，總線帶寬，總線復用，信號線數等等。總線上所連接的各類設備，按其對總線有無控制功能可分為主設備和從設備。總線判優控制可分為集中式和分布式。常見的集中控制優先權仲裁方式有三種：鏈式查詢、定時查詢、獨立請求。異步通信分為不互鎖、半互鎖、全互鎖三種類型。根據存取方式，可以將存儲器分為隨機存儲器、只讀存儲器等等。隨機存儲器隨機二字表示的是能夠在任意時刻在任意存儲位置進行讀寫。按在計算機系統中的作用不同，存儲器主要分為主存儲器、輔助存儲器、緩沖存儲器。主存的技術指標有存儲容量，存儲速度，存儲帶寬。常見的動態RAM基本單元電路有三管式和單管式兩種。他們的共同特點是靠電容存儲電荷的原理來寄存信息。電容電荷一般只能維持1~2ms，因此必須在2ms內對其所有存儲單元恢復一次原狀態，這個過程稱為再生或者刷新。高速緩沖存儲器的依據是什么？指令和數據在主存的地址分布不是隨機的，而是相對的簇聚，使得CPU在執行程序時，訪存具有相對的局部性，稱為程序訪問的局部性原理。Cache主要由Cache存儲體、地址映射變換機構、Cache替換機構幾大模塊組成。涉及寫操作的信息一致問題，一般有寫直達法和寫回法兩種解決方法。地址映射方法包括直接映射（固定的映射關系）、全相聯映射（靈活性大的映射關系）、組相聯映射（上述兩種映射的折中）。DMA與主存交換數據的方法：停止CPU訪問主存，周期挪用，DMA和CPU交替。指令的一般格式是操作碼字段+地址碼字段。（A1）OP（A2）->A3表達式的含義是取A1和A2中的內容進行OP運算，結果存到A3。機器中常見的操作數類型有地址、數字、字符、邏輯數據等。一般一個完整的指令周期應包括取指、間址、執行、中斷4個子周期。流水沖突的三種相關：結構相關、數據相關、控制相關。中斷服務程序入口地址的尋找有兩種方法：硬件向量法和軟件查詢法。三.判斷題匯編語言具有通用性（錯，由于匯編語言擺脫不了實際機器的指令系統，因此，匯編語言沒有通用性）DRAM進行集中刷新的時候，可以進行讀寫操作（錯，不能進行讀寫操作，故刷新的這段時間又叫訪存“死區”）多體模塊結構的存儲器采用交叉編址后，可以在不改變每個模塊存取周期的前提下，提高存儲器的帶寬（對）就I/O中斷來說，速度越高的I/O設備，優先級越高（對）設備優先級的處理可以采用硬件方法，也可以采用軟件方法。（對）四.簡答題馮諾依曼計算機的特點由運算器、控制器、存儲器、輸入設備、輸出設備五大部件組成；指令和數據以同一形式（二進制形式）存于存儲器中；指令由操作碼、地址碼兩大部分組成；指令在存儲器中順序存放，通常自動順序取出執行；以運算器為中心（原始馮氏機）。什么是總線？總線是連接多個部件的信息傳輸線，是各部件共享的傳輸介質。鏈式查詢的控制線BR、BS、BG分別做什么用？BS總線忙，BR總線請求，BG總線同意。總線的通信控制主要解決什么問題包括哪幾種方式

總線的通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協調如何配合。通常有四種方式：同步通信、異步通信、半同步通信、分離式通信。什么叫同步通信，同步通信有什么優缺點？通信雙方由統一時標控制數據傳送的稱為同步通信。同步通信優點是規定明確、統一，模塊間的配合簡單一致。其缺點是主、從模塊時間配合屬于強制性“同步”，必須在限定時間內完成規定的要求。半同步通信有什么特點適用于什么情況

半同步通信既保留同步通信的基本特點，如所有的地址、數據、命令信號的發出時間，都嚴格參照系統時鐘的某個前沿開始，而接收方都采用系統時鐘后沿時刻來進行判斷識別；又像異步通信那樣，允許不同速度的模塊和諧工作，為此增設一條“WAIT”響應信號線，插入時鐘（等待）周期的措施來協調通信雙方的配合問題。半同步通信適用于系統工作速度不高但又包含了由許多工作速度差異較大的各類設備組成的簡單系統。存儲速度與存儲帶寬有什么區別？存儲速度是由存取時間和存取周期來表示的，而存儲帶寬只與存儲周期密切相關，它表示單位時間內存儲器存取的信息量。動態RAM有哪三種刷新的方式，它們的特點分別是什么？集中刷新：在最大刷新間隔時間內，集中安排一段時間進行刷新；

分散刷新：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；

異步刷新：是集中式和分散式的折衷。什么是周期挪用？每當I/O設備發出DMA請求時，I/O設備便挪用或竊取總線占用權一個或幾個主存周期，而DMA不請求時，CPU仍繼續訪問主存。RISC是什么意思，與CISC比較有什么優點？RISC是精簡指令系統計算機，與CISC相比具有以下優點：充分利用VLSI芯片的面積；提高計算機運算速度；便于設計，可降低成本，提高可靠性；有效支持高級語言程序。取值周期和間址周期的微操作分別是什么？取值周期微操作PC→MAR 當前指令地址送MAR1→R 啟動讀操作M(MAR)→MDR 當前指令從存儲器讀至MDRMDR→IR 當前指令送IROP(IR)→CU 指令的操作碼送至CU譯碼(PC+1)→PC 形成下一指令地址。間址周期微操作Ad(IR)→MAR

指令的地址碼字段→MAR

1→R

命令存儲器讀M(MAR)→->NDR

有效地址從存儲器中讀至MDR計算題主存的MAR有16位，MDR有32位，求其存儲容量。MAR的位數反映了存儲單元的個數，MDR的位數反映了存儲字長。由于MAR有16位，根據2的16次方為65536，表示此存儲體內有65536個存儲單元；而MDR為32位，表示存儲容量為65536*32=2M位，也就是256KB。某機字長為32位，其存儲容量是64KB，按字節變址其尋址范圍是多少按字編址其尋址范圍是多少

存儲容量是64KB時，按字節編址尋址范圍是64KB，按字尋址范圍則為64K×8/32=16K字。3.設CPU共有16根地址線，8根數據線，并用MREQ作訪存控制信號（低電平有效），用WR作讀寫控制信號（高電平為讀，低電平為寫）。現有下列芯片及各種門電路（門電路自定），如圖所示。其中有2K×8位、8K×8位、32K×8位的ROM芯片；1K×4位、2K×8位、8K×8位、16K×1位、4K×4位的RAM芯片，畫出CPU與存儲器的連接圖，要求：

（1）存儲芯片地址空間分配為：0～8191為系統程序區；8192～32767為用戶程序區。

（2）指出選用的存儲芯片類型及數量；

（3）詳細畫出片選邏輯。解：（1）轉換成二進制地址碼，確定其總容量。

根據地址范圍的容量以及該范圍在計算機系統中的作用，選擇存儲芯片。可以得到需使用8K*8位的ROM1片，使用8K*8位的RAM3片。分配CPU的地址線。將CPU的低13位地址（這里的13由8K算得，后面同理）與8K*8位的ROM地址線相連；將CPU的低13位地址與8K*8位的RAM地址線相連。剩下的高位地址與訪存控制信號MREQ共同產生存儲芯片的片選信號。故可以畫出片選邏輯。4.設有4個模塊組成的四體存儲器結構，每個體的存儲字長為32位，存取周期200ns，假設數據總線寬度為32位，總線傳輸周期為50ns，試求順序存儲和交叉存儲的存儲器帶寬。

解：順序存儲(高位交叉編址)和交叉存儲(低位交叉編址)連續讀出4個字的信息量是32*4=128位。

順序存儲存儲器連續讀出4個字的時間：200ns*4=800ns=8*10^(-7)s

交叉存儲存儲器連續讀出4個字的時間：200ns+50ns*(4-1)=350ns=3.5*10^(-7)s

順序存儲器帶寬：128/(8*10^(-7))=16*10^7bps

交叉存儲器帶寬：128/(3.5*10^(-7))=37*10^7bps機器數字長為8位（含1位符號位在內），寫出對應下列各真值的原碼、補碼和反碼。

-13/64，29/128，100，-87解：真值與不同機器碼對應關系如下：十進制二進制原碼反碼補碼-13/64-0.0011011.00110101.11001011.110011029/1280.00111010.00111010.00111010.001110110011001000,11001000,11001000,1100100-87-10101111,10101111,01010001,0101001設浮點數格式為：階碼5位（含1位階符），尾數11位（含1位數符）。寫出51/128、27/1024、7.375、-86.5所對應的機器數。要求如下：階碼和尾數均為原碼；

（2）階碼和尾數均為補碼；

（3）階碼為移碼，尾數為補碼。將十進制數轉換為二進制：

x1=51/128=（0.0110011）2

=2-1（0.110011）2

x2=-27/1024=（-0.0000011011）2

=2-5（-0.11011）2

x3=7.375=（111.011）2

=23（0.111011）2

x4=-86.5=（-1010110.1）2

=27（-0.10101101）2

則以上各數的浮點規格化數為：

（1）[x1]浮=1，0001；0.1100110000

（2）[x1]浮=1，1111；0.1100110000

（3）[x1]浮=0，1111；0.1100110000[x2]浮=1，0101；1.1101100000

（2）[x2]浮=1，1011；1.0010100000

（3）[x2]浮=0，1011；1.0010100000

（1）[x3]浮=0，0011；0.1110110000

（2）[x3]浮=0，0011；0.1110110000

（3）[x3]浮=1，0011；0.1110110000

（1）[x4]浮=0，0111；1.1010110100

（2）[x4]浮=0，0111；1.0101001100

（3）[x4]浮=1，0111；1.01010011007.設機器數字長為8位（含1位符號位），用補碼運算規則計算下列各題。

（1）A=9/64，B=-13/32，求A+B；

（2）A=19/32，B=-17/128，求A-B；

（3）A=-3/16，B=9/32，求A+B；

（4）A=-87，B=53，求A-B；

（5）A=115，B=-24，求A+B。

解：（1）A=9/64=（0.0010010）2

B=-13/32=（-0.0110100）2

[A]補=0.0010010

[B]補=1.1001100[A+B]補=0.0010010

+1.1001100

1.1011110——無溢出

A+B=（-0.0100010）2=-17/64

（2）A=19/32=（0.1001100）2

B=-17/128=（-0.0010001）2

[A]補=0.1001100

[B]補=1.1101111

[-B]補=0.0010001

[A-B]補=0.1001100

+0.0010001

0.1011101——無溢出

A-B=（0.1011101）2=93/128（3）A=-3/16=（-0.0011000）2

B=9/32=（0.0100100）2

[A]補=1.1101000

[B]補=0.0100100

[A+B]補=1.1101000

+0.0100100

0.0001100——無溢出

A+B=（0.0001100）2=3/32

（4）A=-87=（-1010111）2

B=53=（110101）2

[A]補=1，0101001

[B]補=0，0110101

[-B]補=1，1001011[A-B]補=1，0101001

+1，1001011

0，1110100——溢出

A-B=（-1，0001100）2=-140

（5）A=115=（1110011）2

B=-24=（-11000）2

[A]補=0，1110011

[B]補=1，1101000

[A+B]補=0，1110011

+1，1101000

0，1011011——無溢出

A+B=（1011011）2=91

8.按機器補碼浮點運算步驟計算[x±y]補

（1）x=2-011×0.101100，y=2-010×（-0.011100）；

（2）x=2-011×（-0.100010），y=2-010×（-0.011111）；

（3）x=2101×（-0.100101），y=2100×（-0.001111)。

解：先將x、y轉換成機器數形式：

（1）[x]補=1，101；0.101100，[y]補=1，110；1.100100

注：為簡單起見，源操作數可直接寫成浮點格式，不必規格化。1）對階：

[E]補=[Ex]補+[-Ey]補=11，101+00，010=11，111

[E]補<0，應Ex向Ey對齊，則：

[Ex]補+1=11，101+00，001

=11，110

[E]補+1=11，111+00，001

=00，000=0

至此，Ex=Ey，對畢。

[x]補=1，110；0.010110

2）尾數運算：

[Mx]補+[My]補=00.010110

+11.100100

11.111010[Mx]補+[-My]補=00.010110

+00.011100

00.110010

3）結果規格化：

[x+y]補=11，110；11.111010

=11，011；11.010000

（左規3次，階碼減3，尾數左移3位）

[x-y]補=11，110；00.110010

已是規格化數。

4）舍入：無

5）溢出：無

則：x+y=2-101×（-0.110000）

x-y=2-010×0.110010（2）x=2-011×（-0.100010）

y=2-010×（-0.011111）

[x]補=1，101；1.011110

[y]補=1，110；1.100001

1）對階：

過程同1），則

[x]補=1，110；1.101111

2）尾數運算：

[Mx]補+[My]補=11.101111

+11.100001

11.010000

[Mx]補+[-My]補=11.101111

+00.011111

00.0011103）結果規格化：

[x+y]補=11，110；11.010000

已是規格化數。

[x-y]補=11，110；00.001110

=11，100；00.111000

（左規2次，階碼減2，尾數左移2位）

4）舍入：無

5）溢出：無

則：x+y=2-010×（-0.110000）

x-y=2-100×0.111000（3）x=2101×（-0.100