【Word版本下載可任意編輯】FPGA的虛擬DPO設計方案利用FPGA豐富的邏輯資源和強大的數據處理能力，在FPGA模塊中實現主要的DPX模塊，即數字熒光處理模塊，同時，利用USB接口將處理后的數據傳到PC機處理，利用PC機開展進一步的分析處理與顯示。由于采用FPGA設計，系統的復雜度大為降低，也方便升級與更新，同時，可通過USB口對FPGA模塊開展供電，極大的方便了工程師的調試，使該DPO具有很好的便攜性。

總體方案設計與論證

虛擬數字熒光示波器可以簡單描述為這樣一個系統：用戶通過PC機菜單設定采集觸發參數，示波器根據用戶的設定采集數據，并將采集到的數據做數字熒光處理，生成波形圖像經DPX處理后經USB傳送到PC機在液晶屏上顯示出來，同時，采集到的數據還可以做進一步的分析處理。因此，示波器可以分成兩大部分，一部分負責監控命令和波形、菜單的顯示；另一部分負責高速數據采集和數字熒光成像。

2.1總體框圖

根據上述分析，制定以下設計方案：該示波器采用FPGA架構，FPGA作為系統控制負責監控PC機上發送過來的按鍵命令并根據當前的工作狀態發送相應的采集控制命令給采集模塊，同時還控制著數字熒光處理模塊生成的波形圖像和控制菜單，另一方面，由于其高速的特點，用于實現高速數據采集系統以及數字熒光處理器。整體實現框圖如圖3所示。其中模數轉換器、時鐘電路和FPGA共同構成了示波器的采集系統，FPGA內部實現DPX模塊，通過USB上傳到PC機處理顯示。

圖3虛擬DPO組成框圖

2.2信號調理電路

信號調理電路主要由衰減放大電路、耦合控制電路和直流偏置電路組成，由FPGA控制。

衰減放大電路調整輸入波形的幅度范圍，把不同幅度的信號開展衰減或放大以適應屏幕的顯示范圍，便于觀察和測量。

耦合控制電路控制輸入信號的耦合方式，分別為交流耦合和直流耦合，在直流耦合方式時，信號的所有分量（交流和直流）都被采集顯示出來，而在交流耦合方式時，信號的直流分量被阻斷，只有交流分量被采集顯示出來。

直流偏置電路給信號參加直流分量，可以控制信號在屏幕中上下移動。另外，示波器的輸入阻抗和模擬帶寬也由信號調理電路所決定。在本項目中，信號調理電路的輸入阻抗為50歐姆和1M歐姆可選。模擬帶寬為500MHz。

2.3數據采集系統

數據采集系統由到模數轉換器（AnalogDigitalConvertor,ADC）、時鐘芯片和FPGA中相關采集控制模塊組成。

2.3.1模數轉換

本設計選用e2v公司的AT84AD001B模數轉換器。其接口如圖4所示。該ADC為并行比較構造，速度快，但功耗大。其將兩路ADC集成在一個芯片中，每路ADC采樣率達1GHz,量化精度八比特，另外該芯片還支持交織采樣的功能，即同一芯片中的兩路ADC同時采集同一路模擬信號，并且其采樣時鐘相位相反，將這兩路ADC的抽樣數據拼接起來可獲得2GSPS的采樣率。AT84AD001B的主要特性如下：

雙路ADC,每通道采樣率1GSPS,交織采樣模式下可達2GSPS;

輸出編碼為格雷碼和二進制編碼可選，支持1:1和1:2復用輸出；

支持模擬輸入切換選擇，采樣時鐘選擇；

支持增益控制和零電平調節；

采樣率1GSPS時誤比特率不超過；

串行配置工作模式，源同步時鐘數據輸出；

圖4模數轉換器AT84AD001B接口框圖

2.3.2時鐘電路

在本項目中，采用了NationalSemiconductor公司的高精度時鐘管理芯片LMK03033C.其時鐘抖動的均方根值為500飛秒。該芯片內置低噪聲鎖相環并且支持8路時鐘同步輸出，支持串行配置。每路輸出時鐘都帶有可編程的分頻比、延遲調整和輸出選擇模塊，輸出時鐘頻率1GHz,且可在0至2.25ns的范圍內調節輸出延時，步進為150ps.該芯片為高速ADC采集數據提供了的采樣時鐘。接口如圖5所示。

圖5時鐘管理芯片接口圖

2.3.3采集控制和數據緩沖

模數轉換器輸出的高速數字信號在采集控制模塊的控制下寫入數據緩沖區，之后開展數字熒光處理。如圖6所示。對于高速數字信號的控制和緩沖一般采用高速數字電路實現。一種方案是采用專用集成電路（ASIC）實現高速控制和數據緩沖。但是，專用集成電路成本極高，而且不能修改，一般用于經過充分驗證的，成熟的數字電路設計。另一種方案是采用高速FPGA。

圖6采集控制框圖

現場可編程門陣列（FieldProgrammableGateArray,FPGA）是一種含有可編程元件的設備，其速度一般比專用集成電路慢，但仍快于通用微處理器，適合做高速數據控制器。并且FPGA的可編程特性和低廉的價格適合項目初期開發階段的原型驗證。

示波器的采集控制和數據緩沖模塊是在FPGA中完成的，該模塊根據用戶設定的觸發條件，從無限長的波形信號中截取用戶感興趣的部分來顯示。數據存儲系統的存取控制模塊也在FPGA中實現。

2.4數字熒光處理模塊

數字熒光處理單元的主要工作有如下幾個方面：

（1）開展波形的熒光顯示，到達模擬示波器的熒光顯示效果

數字熒光示波器將采集到的波形開展熒光顯示，通過波形亮度顯示長時間內信號出現的頻度情況，完整地保存了多個通道波形顯示的亮度層次信息，到達模擬示波器的熒光顯示效果。在某一點的出現頻度越大，該點在熒光屏上顯示的亮度就越大；在某一點的出現頻度越小，該點在熒光屏上顯示的亮度就越小。

（2）網格的調節控制

當利用數字熒光示波器觀測信號時，為了觀測，需要熒光屏在顯示波形信號的同時顯示網格。

（3）波形熒光顯示亮度的調節控制

當利用數字熒光示波器觀測信號時，顯示的波形亮度會直接影響到觀測效果，過亮或者過暗的波形，會使波形的細節分辨不清，都不利于用戶觀測。因此，需要參加波形熒光顯示亮度的調節功能，使用戶可以調節熒光屏上顯示的波形亮度，有利于波形觀測。

（4）波形消隱百分比的調節控制

當利用數字熒光示波器觀測信號時，有時需要使波形在屏幕上滯留一定的時間后再消失，或者有時需要將出現的波形永遠顯示在熒光屏上，如毛刺等偶發信號。因此，需要參加波形消隱百分比的調節功能，使用戶可以調節波形在熒光屏上顯示的持續時間。

（5）多通道波形的熒光顯示及通道優先級的控制

當示波器同時觀測多個通道時，不同的通道應該顯示為不同的顏色以示區分。同時，多個通道同時顯示時，應有優先級的區分，即哪一個通道應該顯示在上層。用戶應該能夠通過調節控制，將關心的通道波形顯示在所有波形的上層，便于波形觀測。

（6）滿足數字熒光示波器實時顯示的要求

示波器是一種實時測量儀器，需要滿足波形實時顯示的要求。因此在開展波形的熒光顯示時，要盡量提高處理速度，以提高實時性。

本章將首先詳細介紹數字熒光處理單元的設計思想，并在此根底上，具體介紹數字熒光處理單元的設計及實現。

由需求分析可知，為了實現波形的熒光顯示，首先需要定時一段時間，將在這段時間內采集到的若干次波形開展疊加，并記錄所有波形點出現的頻度。因此數字熒光處理單元內部需要設計一個存儲器，以記錄一段時間內所有波形點出現的頻度，稱之為模擬熒光屏存儲器。同時，需要一個波形疊加處理模塊，完成將若干次波形開展疊加后的頻度存儲到模擬熒光屏存儲器的功能。

然后，當定時時間到時，將之前疊加儲存在模擬熒光屏存儲器中的所有單元信息讀出，經過顏色轉換形成一幀波形圖像送顯示器開展顯示；同時將讀出的模擬熒光屏存儲器中的所有單元信息開展消隱處理，再寫回模擬熒光屏存儲器。

送到顯示器開展顯示的一幀波形圖像是一幅和顯示屏的波形顯示區具有同樣大小和分辨率的像素圖像。它的原始信息是存儲在模擬熒光屏存儲器中的。模擬熒光屏存儲器實際上是一個二維的動態數據庫。數據庫的地址單元是與波形顯示區的像素點一一對應的。因此數據庫的大小由數字熒光示波器的熒光屏波形顯示區的總像素點確定。橫軸對應于時間軸，縱軸對應幅度軸。規定顯示區的左下角對應數據庫的起始單元，其后的數據單元按對應屏幕從左到右，從下到上的次序排列。

由上可知，整個數字熒光處理單元應包括五個子單元協同工作：波形數據緩沖存儲器、模擬熒光屏存儲器、波形激活處理模塊、波形消隱處理模塊和顏色轉換處理模