1、集成電路課程設計(CMOS二輸入與門).集成電路課程設計(CMOS二輸入與門).集成電路課程設計(CMOS二輸入與門).武漢理工大學集成電路軟件課程設計課程設計任務書學生姓名：王偉專業班級：電子1001班指導教師：劉金根工作單位：信息工程學院題目:鑒于CMOS的二輸入與門電路初始條件：計算機、Cadence軟件、L-Edit軟件要求達成的主要任務:（包括課程設計工作量及其技術要求，以及說明書撰寫等詳細要求）1、課程設計工作量：2周2、技術要求：（1）學習CadenceIC軟件和L-Edit軟件。（2）設計一個鑒于CMOS的二輸入的與門電路。（3）利用Cadence和L-Edit軟件對該電路進行

2、系統設計、電路設計和國土設計，并進行相應的設計、模擬和仿真工作。3、查閱最少5篇參照文件。按武漢理工大學課程設計工作規范要求撰寫設計報告書。全文用A4紙打印，圖紙應吻合畫圖規范。時間安排：部署課程設計任務、選題；解說課程設計詳細推行計劃與課程設計報告格式的要求；課程設計答疑事項。學習CadenceIC和L-Edit軟件，查閱有關資料，復習所設計內容的基本理論知識。對二輸入與門電路進行設計仿真工作，達成課設報告的撰寫。提交課程設計報告，進行爭論。指導教師簽字：年代日系主任（或責任教師）簽字：年代日武漢理工大學集成電路軟件課程設計目錄2.34443.143.263.3894.194.2104.31

3、3205.1PMOS205.2NMOS.225.3235.4DRCSPC252829301武漢理工大學集成電路軟件課程設計綱領本文從設計到仿真以及后邊的國土制作等主要用到了CadenceIC軟件和L-Edit軟件等。設計的題目是鑒于CMOS的二輸入與門電路，電路設計的思路是使用一個二輸入的與非門加一個反相器來實現二輸入與門的功能，其中電路設計部分用的是CadenceIC軟件，仿真部分主要做的是時序仿真，后邊的版圖制作用的是L-Edit軟件，由于國土制作只使用了一個L-Edit軟件，所以版圖達成今后只做了一個基本的DRC檢查。要點詞：CMOS門電路、與非門、非門、與門AbstractInthis

4、paper,fromdesigntoproductionsimulationandthebackofthemap,mainlyusetheCadenceICsoftwareandL-Editsoftware,etc.DesignthetopicisbasedonCMOStwoinputandgate,circuitdesigntrainofthoughtistouseatwoinputnandgateandaninvertertorealizetheinputandthefunctionofthedoor,thecircuitdesignpartwithCadenceICsoftware,ma

5、indoistimingsimulation,simulationofthebackofthemapproductionusingL-Editsoftware,duetothemapmakingonlyUSESaL-Editsoftware,sothelayoutiscompletedonlydoneabasicDRCcheck.Keywords:CMOSgate,NANDgate,NOTgate,ANDgate2武漢理工大學集成電路軟件課程設計緒論隨著微電子技術的迅速發展，人們生活水平不斷提升，使得科學技術已融入到社會生活中每一個方面。而關于現代信息產業和信息社會的基礎來講，集成電路是改造和

6、提升傳統產業的中心技術。隨著全球信息化、網絡化和知識經濟浪潮的到來，集成電路產業的地位越來越重要，它已成為事關公民經濟、國防建設、人民生活和信息安全的基礎性、戰略性產業。集成電路有兩種。一種是模擬集成電路。另一種是數字集成電路。從制造工藝上能夠將目前使用的數字集成電路分為雙極型、單極型和混淆型三種。而在數字集成電路中應用最廣泛的就是CMOS集成電路，CMOS集成電路出現于20世紀60年代后期，隨著其制造工藝的不斷進步，CMOS電路漸漸成為目前集成電路的主流產品。本課程設計講的是數字集成電路國土設計的基本知識。但是在數字集成電路中CMOS門電路的制作是特別重要的。本文即是談論的CMOS與門電路的

7、設計仿真及國土等的設計。國土(Layout)是集成電路設計者將設計并模擬優化后的電路轉變成的一系列幾何圖形，包括了集成電路尺寸大小、各層拓撲定義等有關器件的所有物理信息。集成電路制造廠家依照國土來制造掩膜。國土的設計有特定的規則，這些規則是集成電路制造廠家依照自己的工藝特點而擬定的。不同樣樣的工藝，有不同樣樣的設計規則。設計者只有獲取了廠家供應的規則今后，才能開始設計。國土在設計的過程中要進行如期的檢查，防備錯誤的積累而致使難以改正。很多集成電路的設計軟件都有設計國土的功能，L-Edit軟件的的國土設計軟件幫助設計者在圖形方式下繪制國土。關于復雜的國土設計，一般把國土設計分成若干個子步驟進行：

8、（1）劃分為了將辦理問題的規模減小，平時把整個電路劃分成若干個模塊。（2）國土規劃和布局是為了每個模塊和整個芯片選擇一個好的布圖方案。（3）布線達成模塊間的互連，并進一步優化布線結果。（4）壓縮是布線達成后的優化辦理過程，他試圖進一步減小芯片的面積。3武漢理工大學集成電路軟件課程設計一、設計要求1、要求：用MOS器件來設計二輸入與門電路。2、內容：用Cadence軟件進行電路原理圖的繪制，生成網絡表并進行交直流解析及瞬態解析。3、用L-Edit軟件進行電路國土的制作及DRC的檢查。二、設計原理二輸入與門有兩個輸入端A和B以及一個輸出端Q，只有當A端和B端同時為高電平時輸出才為高電平，否則輸出都

9、為低電平，即Q=AB。與門的電路符號和真值表如圖1所示：ABQ000010100111圖1與門邏輯符號和真值表由于此次是用CMOS管建立的二輸入與門，而CMOS管的基本門電路有非門、與非門、或非門等，所以要想實現用CMOS管搭建出二輸入與門電路，由關系式Q=AB可知能夠用一個二輸入與非門和一個非門連結，這樣就能夠實現一個二輸入與門的電路。本次設計就是用一個二輸入與非門加一個非門進而實現了二輸入與門的功能。三、設計思路3.1非門電路CMOS非門即反相器是由一個N管和一個P管組成的，P管源極接Vdd，N管源極接GND，若輸入IN為低電平，則P管導通，N管截止，輸出OUT為高電4武漢理工大學集成電路

10、軟件課程設計平。若輸入IN為高電平，則N管導通，P管截止，輸出OUT為低電平。進而該電路實現了非的邏輯運算，組成了CMOS反相器。CMOS反相器的電路圖以以以下列圖所示.圖2CMOS反相器電路圖當Ui=UIH=VDD,VTN導通,VTP截止,Uo=Uol0V當Ui=UIL=0V時,VTN截止,VTP導通,UO=UOHVDD低電平輸出特點當輸出為低電平時，即v0=VOL時，反相器的P溝道管截止、N溝道管導通，工作狀態如圖3所示，低電平輸入特點如圖4所示。圖3CMOS反相器的低電平輸出狀態5武漢理工大學集成電路軟件課程設計圖4CMOS反相器的低電平輸出特點高電平輸出特點當輸出為高電平時，即v0=V

11、OH時，反相器的N溝道管截止、P溝道管導通，工作狀態如圖5所示，低電平輸入特點如圖6所示。圖5CMOS反相器的高電平輸出狀態圖6低電平輸入特點還有就是CMOS電路的優點:（1）微功耗。CMOS電路靜態電流很小，約為納安數量級。（2）抗攪亂能力很強。輸入噪聲容限可達到VDD/2。（3）電源電壓范圍寬。多半CMOS電路可在318V的電源電壓范圍內正常工作。（4）輸入阻抗高。（5）負載能力強。CMOS電路能夠帶50個同類門以上。（6）邏輯擺幅大（低電平0V，高電平VDD）3.2二輸入與非門電路二輸入CMOS與非門電路，其中包括兩個個串連的N溝道增強型MOS管和6武漢理工大學集成電路軟件課程設計兩個個

12、并聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個個串連的NMOS管都導通，使兩個個并聯的PMOS管都截止，輸出為低電平。設計電路圖以以以下列圖7所示：圖7CMOS與非門電路二輸入與非門電路的邏輯符號和真值表以以以下列圖8所示：圖8ABQ001011101110如上圖7中所示，設CMOS管的輸出高電平為“1”，低電平為“0”，圖中T2、T4為兩個串連的NMOS管，T1、T3為兩個并聯的PMOS管，每個輸入端（A或B）都直接

13、連到配對的NMOS管（驅動管）和PMOS（負載管）的柵極。當兩個輸入中有一個或一個以上為低電平“0”時，與低電平相連結的NMOS管仍截止，而PMOS管導通，使輸出Y為高電平，只有當兩個輸入端同時為高電平“1”時，T2、T4管均導通，T1、T3管都截止，輸出Y為低電平。由以上解析可知，該電路實現了邏輯與非功能，即Y=。7武漢理工大學集成電路軟件課程設計3.3二輸入與門電路在本次設計中，二輸入CMOS與門電路是由一個二輸入CMOS與非門電路和一個非門（反相器）組成，其中二輸入與非門包括兩個個串連的N溝道增強型MOS管和兩個個并聯的P溝道增強型MOS管，而反相器是由一個N管和一個P管組成的。二輸入與

14、非門的輸出即為反相器的輸入，A、B輸入端連到一個N溝道和一個P溝道MOS管的柵極，輸出極Q為反相器的輸出端。當輸入端A、B中只要有一個為低電平時，與非門部分就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平，進而使反相器的輸入為高電平，使反相器的NMOS管導通PMOS管截止，使反相器輸出即Q端輸出低電平；僅當A、B全為高電平時，才會使與非門部分的兩個串連的NMOS管都導通，使兩個個并聯的PMOS管都截止，輸出為低電平進而使反相器部分的PMOS管導通NMOS管截止，使輸出端Q輸出高電平，這樣也就實現了二輸入與門的功能。設計電路圖以以以下列圖8所示：圖8與門電路的邏輯符號和真值

15、表如上文的圖1中所示。8武漢理工大學集成電路軟件課程設計四、二輸入與門電路設計4.1原理圖設計第一翻開Cadence16.5選擇其中的DesignEntryCIS子軟件，在彈出的窗口中選擇orCADCaptureCIS，以以以下列圖9所示：圖9軟件選擇進入工作界面今后在菜單欄中選擇File按鈕今后選擇New選項下面的子選項Project來建立新的工程，以以以下列圖10所示：圖10新建工程文件9武漢理工大學集成電路軟件課程設計點擊OK今后就能進入工作界面，以以以下列圖11所示：圖11Cadence工作界面點擊菜單欄中的Place按鈕選擇Part選項調出元件庫，今后點擊右邊中的處加載需要用到的一些

16、元件庫。從組件庫引用模塊:編寫反相器電路會利用到NMOS,PMOS,Vdd與Gnd這4個模塊，所以要從組件庫中復制NMOS,PMOS,Vdd與Gnd這4個模塊到文件，并在PAGE1編寫畫面中引用。最后畫好的電路原理圖以以以下列圖12中所示：圖12二輸入與門電路原理圖10武漢理工大學集成電路軟件課程設計4.2仿真解析電路原理圖畫好今后接下來即是仿真解析了，Cadence軟件供應了直流分析、溝通解析、瞬態解析和靜態工作點解析等四種解析模式。但是本次我們做的是門電路，輸入輸出信號都是電平信號，研究的是輸入輸出信號隨時間的變化關系，所以只要要做瞬態解析就行了。第一點擊菜單欄中的Pspice按鈕選擇Ne

17、wSimulation命令來新建一個仿真文件，在Name中輸入仿真文件名，點擊Creat后，在原來的工程文件夾中就會自動生成一個相應名字的文件夾，后邊所做的仿真結果和工程均保存在該文件夾下，以以以下列圖13中所示圖13仿真文件建立達成上面的操作今后，會彈出以以以下列圖14中所示的仿真參數設置窗口圖14仿真參數設置窗口11武漢理工大學集成電路軟件課程設計在Analysistype（解析種類）中我們采納TimeDomain（Transient）（瞬態解析），今后在后邊的初步時間和停止時間分別設置0和300ms，解析時間步長設置為0.1ms。達成今后點確定。再在仿真工具欄中點擊圖標來進行仿真。這樣又

18、調出了Pspice的界面，再點擊來加入觀察波形，以以以下列圖15中所示：圖13仿真端口選擇界面最后出現的A輸入端的波形以以以下列圖14中所示：圖14A輸入端波形最后為了同時觀察到A、B輸入端和輸出端Q的波形，還能夠點擊Plot菜12武漢理工大學集成電路軟件課程設計單下的AddPlottoWindow命令來增加窗口顯示的波形，最后加入B輸入口和Q輸出口后的波形以以以下列圖15中所示：圖15輸入輸出端波形顯示從圖中能夠看到只有當A端口和B端口同時為高電平時輸出口Q才為高電平，否則輸出口Q素來為低電平，波形顯示出電路吻合與門電路的功能，即Q=AB。而且從圖中還能夠看到輸出口Q的波形中有一些分立線狀波

19、形，這些是由于A輸入端和B輸入端處在上升也許下降沿的時候誠然電平其實不是標準的高電平，但電壓其實不為0，在仿真的時候軟件將這些電平一致作高電平辦理，所以才會出現一些分立的線狀波形存在。4.3生成網絡表電路仿真成功今后接下來就能生成網絡表了，點擊仿真界面左側的圖標ViewSimulationOutputFile）就能看到生成的網絡表，該電路的網絡表以下：*Profile:SCHEMATIC1-yumenD:cadenceprojectyumendianlu-pspicefilesschematic1yumen.sim13武漢理工大學集成電路軟件課程設計CIRCUITDESCRIPTION*Cre

20、atingcircuitfileyumen.cirWARNING:THISAUTOMATICALLYGENERATEDFILEMAYBEOVERWRITTENBYSUBSEQUENTSIMULATIONS*Libraries:ProfileLibraries:LocalLibraries:*FromPSPICENETLISTsectionofE:CadenceSPB_16.5toolsPSpicePSpice.inifile:.libnom.lib*Analysisdirectives:.TRAN0300ms00.1m.PROBEV(alias(*)I(alias(*)W(alias(*)D(

21、alias(*)NOISE(alias(*).INC.SCHEMATIC*INCLUDINGSCHEMATIC*sourceYUMENDIANLU.EXTERNALOUTPUTQM_M1N00323N00394N00265N00265MbreakPM_M2N00323N00285N00265N00265MbreakPM_M3N00323N00285N003510MbreakNM_M4N00351N0039400MbreakNM_M6QN0032300MbreakN14武漢理工大學集成電路軟件課程設計M_M5QN00323N00265N00265MbreakPV_V1N0026505VdcV_A

22、N002850V_BN003940*RESUMINGyumen.cir*.END15武漢理工大學集成電路軟件課程設計*Profile:SCHEMATIC1-yumenD:cadenceprojectyumendianlu-pspicefilesschematic1yumen.simMOSFETMODELPARAMETERS*MbreakPMbreakNPMOSNMOSLEVEL11VTO00GAMMA00PHI.6.6LAMBDA00JS00PB.8.8PBSW.8.816武漢理工大學集成電路軟件課程設計CJ00CJSW00CGSO00CGDO00CGBO00TOX00XJ00UCRIT10.

23、000000E+0310.000000E+03DIOMOD11VFB00LETA00WETA00U000TEMP00VDD55XPART0017武漢理工大學集成電路軟件課程設計*Profile:SCHEMATIC1-yumenD:cadenceprojectyumendianlu-pspicefilesschematic1yumen.sim*INITIALTRANSIENTSOLUTIONTEMPERATURE=27.000DEGC*NODEVOLTAGENODEVOLTAGENODEVOLTAGENODEVOLTAGE(Q)50.10E-09(N00265)5.0000(N00285)0.0

24、000(N00323)5.0000(N00351)-543.6E-09(N00394)0.0000VOLTAGESOURCECURRENTSNAMECURRENT18武漢理工大學集成電路軟件課程設計V_V1-1.002E-11V_A0.000E+00V_B0.000E+00TOTALPOWERDISSIPATION5.01E-11WATTSJOBCONCLUDED19武漢理工大學集成電路軟件課程設計*Profile:SCHEMATIC1-yumenD:cadenceprojectyumendianlu-pspicefilesschematic1yumen.simJOBSTATISTICSSUM

25、MARY*Totaljobtime(usingSolver1)=.28五、國土設計5.1PMOS管國土設計由于L-Edit軟件在進行電路國土設計從前第一得進行元器件國土的設計，而在本次電路中用到的元器件有PMOS管和NMOS管，所以在畫與門國土從前首先要先繪制好PMOS管和NMOS管的國土。（1）翻開L-Edit程序：L-Edit會自動將工作文件命名為Layout1.tdb并顯示在窗口的標題欄上，以以以下列圖16中所示。（2）另存為新文件：選擇執行File/SaveAs子命令，翻開“另存為”對話框，在“保存在”下拉列表框中選擇存貯目錄，在“文件名”文本框中輸入新文件名稱，如Ex1。圖16L-E

26、dit菜單欄20武漢理工大學集成電路軟件課程設計（3）代替設置信息：用于將已有的設計文件的設定（如格點、圖層等）應用于目前的文件中。選擇執行File/ReplaceSetup子命令翻開對話框，單擊“FromFile”欄填充框的右邊的Browser按鈕，選擇X:Ledit1.1SamplesSPRexample1lights.tdb文件，以以以下列圖17所示，單擊OK就將lights.tdb文件中的格點、圖層等設定應用在目前文件中。圖17代替設置信息窗口設置好這些今后其他的都選擇系統默認的值就行，今后就能夠開始元件國土的繪制了。第一繪制PMOS管的NWell層，在Layers面板的下拉列表中選取

27、NWell選項，再從Drawing工具欄中選擇按鈕，在Cell0編寫窗口畫出橫向24格縱向15格的方形即為NWell，如圖18中所示。圖18L-Edit工作窗口21武漢理工大學集成電路軟件課程設計畫好NWell層今后今后再連續依照規則一步步繪制好Active層、PSelect層、Ploy層、ActiveContact層、Metal1層等，每設計好一層并將其擺放到規定的地址，今后進行一次DRC檢查，確認可否有錯誤，所有都無誤今后就能保存了，制作好的PMOS國土如圖19中所示。圖19PMOS管國土5.2NMOS管國土設計在PMOS管設計好并保存今后就能開始繪制NMOS管的國土了，新建NMOS單元：

28、選擇Cell/New命令，翻開CreateNewCell對話框，在其中的Newcellname欄中輸入nmos，單擊OK按鈕。繪制NMOS單元：依照繪制PMOS單元的過程，依次繪制Active圖層、NSelect圖層、Ploy圖層、ActiveContact圖層與Metal1圖層，達成后的NMOS單元如圖20中所示。其中，Active寬度為14個柵格，高為5個柵格；Ploy寬為2個柵格，高為9個柵格；NSelect寬為18個柵格，高為9個柵格；兩個ActiveContact的寬和高皆為2個柵格；兩個Metal1的寬和高皆為4個柵格。圖20NMOS管國土22武漢理工大學集成電路軟件課程設計5.3

29、與門國土設計在前兩步中分別已經做好了PMOS管和NMOS管的國土設計，接下來就能開始進行與門國土的搭建和連線了。啟動L-Edit程序，將文件另存為EX2，將文件lights.tdb應用在目前的文件中，設定坐標和柵格。復制單元：執行Cell/Copy命令，翻開SelectCelltoCopy對話框，將Ex1.tdb中的nmos單元和pmos單元復制到Ex2.tdb文件中。引用nmos和pmos單元：執行Cell/Instance命令，翻開SelectCelltoInstance對話框，選擇nmos單元單擊OK按鈕，能夠在編寫畫面出現一個nmos單元；再選擇pmos單元單擊OK，在編寫畫面多出一個

30、與nmos重疊的pmos單元，能夠用Alt鍵加鼠標拖曳的方法分開pmos和nmos，如圖21中所示。圖21元件引用由于本次繪制與門電路需要用到3個PMOS管和3個NMOS管，所以上步中的引用pmos和nmos單元分別需要進行三次，今后再進行元器件之間的電路連結。連結pmos和nmos的漏極：由于反相器pmos和nmos的漏極是相連的，可利用Metal1將nmos與pmos的右邊擴散區有接觸點處相連結，繪制出Metal1寬為4個柵格、高為11個柵格，進行電氣檢查，沒有錯誤，如圖22中所示。23武漢理工大學集成電路軟件課程設計圖22國土DRC檢查依照電路原理圖一步一步將所有的線路都連結好，今后再標

31、出Vdd、GND節點以及輸入輸出端口A、B、Q等節點。比方注明Vdd和GND節點的方法是單擊插入節點圖標，再到畫圖窗口中用鼠標左鍵拖曳出一個與上方電源線重疊的寬為39柵格、高為5個柵格的方格后，將自動出現EditObject(s)對話框，在“On”框的下拉列表中選擇Metal1，如圖22中所示。在Portname欄內鍵入Vdd，在TextAlignment選項中選擇文字有關于框的地址的右邊。今后單擊“確定”按鈕。用同樣的方式標出GND、A、B以及Q。圖22輸入輸出節點設置24武漢理工大學集成電路軟件課程設計放好上面的所有節點標號今后最整個二輸入與門電路的國土就看作好了，接下來再進行單元名稱的改

32、正。執行Cell/RenameCell命令，翻開RenameCellCell0對話窗口，將cell名改正為yumen。最后畫好的圓滿國土以以以下列圖23中所示。圖23二輸入與門電路國土5.4總國土DRC檢查及SPC文件的生成國土畫好今后接下來就是做總國土DRC、ERC、LVS檢查以及SPC文件的生成，由于本次設計是用的Cadence軟件做的電路原理圖設計，而國土設計是用的L-Edit軟件，所以無法做LVS檢查，同時由于L-Edit軟件只供應了DRC檢查，所以本次設計只做DRC檢查。選擇Tools/DRC命令，翻開DesignRuleCheck對話框，選中Writeerrorstofiles復選

33、框將錯誤項目記錄到yumen.drc文件或自行取文件名，單擊“確定”按鈕，進行設計規則檢查，結果如圖24中所示圖24二輸入與門國土DRC檢查25武漢理工大學集成電路軟件課程設計從圖28中能夠看到，整個與門電路的國土DRC沒有錯誤，今后接下來就能生成SPC文件了。執行Tools/Extract命令或單擊圖標，翻開Extract對話框，在Extractdefinitionfile欄內選擇X:Ledit11.1SamplesSPRexample1lights.ext文件，如圖25所示。圖25SPC文件設置界面選擇Output標簽頁，在“Comments”欄中，選擇Writenodesname選項，在

34、“Writenodesanddevicesas”欄內選中Names項，即設定輸出節點以名字出現，并在SPICEincludestatement欄內輸入“.includeX:Tspice81modelsm12_125.md”，今后單擊Run按鈕，即可提取yumen.spc文件，執行File/Open命令，翻開yumen.spc文件。最后與門電路的SPC文件以下：*CircuitExtractedbyTannerResearchsL-EditVersion11.10/ExtractVersion11.10;*TDBFile:課件L-Edit11.1L-Edit11.1L-Edit11.1workdeskEx2.tdb*Cell:yumenVersion1.04*ExtractDefinitionFile:.samplessprexample1lights.ext26武漢理工大學集成電路軟件課程設計*ExtractDateandTime:12/20/2013-20:17.include課件L-Edit11.1L-E