1、第二章 門電路第二章 門電路2.1 概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門 門電路中以高/低電平表示邏輯狀態(tài)的1/02.1 概述門電路中以高/低電平表示邏輯狀態(tài)的1/0獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低電平表示1正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低外形： PN結(jié) + 引線 + 封裝構(gòu)成PN2.2半導(dǎo)體二極管和三極管的開關(guān)特性2.2.1 二極管的基本開關(guān)電路外形：PN2.2半導(dǎo)體二極管和三極管的開關(guān)特性2.2.1

2、 二高電平：VIH=VCC低電平：VIL=0 VI=VIH D截止，VO=VOH=VCCVI=VIL D導(dǎo)通，VO=VOL=0.7V開關(guān)特性高電平：VIH=VCCVI=VIH 開關(guān)特性外形： 管芯 + 三個(gè)引出電極 + 外殼2.2.2 雙極型三極管的基本開關(guān)電路外形： 管芯 + 三個(gè)引出電極 + 外殼2.2.2 雙極輸出特性： 固定一個(gè)IB值，即得一條曲線， 在VCE 0.7V以后，基本為水平直線輸出特性： 固定一個(gè)IB值，即得一條曲線，只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL只要參數(shù)合理：工作狀態(tài)分析：總之，VI=VIH ， VO=VOL；VI=

3、VIL ， VO=VOH工作狀態(tài)分析：總之，VI=VIH ， VO=VOL；VI=V2.2.3MOS管的基本開關(guān)電路說(shuō)明：1. 左圖為增強(qiáng)型絕緣柵型場(chǎng)效應(yīng)管;2. 通常情況下,出廠時(shí)已經(jīng)將襯底和 源極連在一起了;3. 雙極型三極管是流控型器件;MOS 管是壓控型器件,即VGSiD；4. 輸入電流總為0，因?yàn)镚和S之間是 絕緣的；5. 輸出特性曲線。S (Source)：源極G (Gate)： 柵極D (Drain)： 漏極B (Substrate):襯底2.2.3MOS管的基本開關(guān)電路說(shuō)明：S (Source)：金屬層氧化物層半導(dǎo)體層PN結(jié)金屬層氧化物層半導(dǎo)體層PN結(jié)數(shù)字電子技術(shù)基礎(chǔ)第二章門電

4、路課件特性曲線（分三個(gè)區(qū)域）:截止區(qū)恒流區(qū)可變電阻區(qū)特性曲線（分三個(gè)區(qū)域）:截止區(qū)MOS管的基本開關(guān)電路:總之，VI=VIH ， VO=VOL；VI=VIL ， VO=VOHMOS管的基本開關(guān)電路:總之，VI=VIH ， VO=VOL2.3 最簡(jiǎn)單的與、或、非門2.3.1 二極管與門設(shè)VCC = 5V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為02.3 最簡(jiǎn)單的與、或、非門設(shè)VCC = 5VABY0V02.3.2 二極管或門設(shè)VCC = 5

5、V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為02.3.2 二極管或門設(shè)VCC = 5VABY0V0V0V0二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移2.3.3 三極管非門三極管的基本開關(guān)電路就是非門實(shí)際應(yīng)用中，為保證VI=VIL時(shí)T可靠截止，常在 輸入側(cè)接入負(fù)壓。 VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL參數(shù)合理？2.3.3 三極管非門三極管的基本開關(guān)電路

6、就是非門VI=VI例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理5V-8V3.3K10K1K =20VCE(sat) = 0.1VVIH=5VVIL=0V例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理5V-8V3.3K10K例2.3.1 ：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效的VB與RB電路例2.3.1 ：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效當(dāng)當(dāng)又因此，參數(shù)設(shè)計(jì)合理當(dāng)2.4 TTL電路2.4.1 TTL反相器的電路結(jié)構(gòu)和工作原理一 、電路結(jié)構(gòu)設(shè) 2.4 TTL電路討論：當(dāng) 時(shí)T2T5截止，T4導(dǎo)通，討論：T2T5截止，討論：當(dāng) 時(shí)T2T5導(dǎo)通，T4截止，討論：T2T5導(dǎo)通，總結(jié)：Y=A ；T2為什么是

7、倒相級(jí)，是根據(jù)工作過程來(lái)的，T2截止時(shí)VC2高VE2低，T2導(dǎo)通時(shí) VC2降低VE2升高，二者變化方向相反；T4和T5無(wú)論哪種情況，一定是一個(gè)導(dǎo)通另一個(gè)截止，由此稱推拉式電路，或圖騰柱電路；D1是鉗位二極管，用來(lái)保護(hù)T1管；D2管子可使VC2為1V時(shí)，T4管可靠截止。 總結(jié)：二、電壓傳輸特性二、電壓傳輸特性二、電壓傳輸特性二、電壓傳輸特性數(shù)字電子技術(shù)基礎(chǔ)第二章門電路課件二、電壓傳輸特性二、電壓傳輸特性三、輸入噪聲容限VNL、VNHa. 如何理解噪聲容限？ 低電平噪聲容限VNL和高電平噪聲容限VNHb. 定量描述 2.4V 0.4V 2.0V 0.8V c. 74系列門電路 三、輸入噪聲容限VN

8、L、VNHa. 如何理解噪聲容限？b. 2.4V 0.4V 2.0V 0.8V 噪聲容限總結(jié)：同一系列的門電路，允許輸入的高低電平范圍，一定大于輸出的高低電平范圍；VOH(min) 、 VOL(max) 、 VIH(min) 、 VIL(max)由手冊(cè)給出；噪聲容限越大，抗干擾能力越強(qiáng)。2.4V 0.4V 2.0V 0.8V 四、輸入特性輸入電壓和輸入電流之間的關(guān)系曲線返回vI (a)電路圖 （b）輸入特性曲線四、輸入特性輸入電壓和輸入電流之間的關(guān)系曲線返回vI 數(shù)字電子技術(shù)基礎(chǔ)第二章門電路課件兩個(gè)重要參數(shù)： (1)當(dāng)VI = VI L= 0.2V時(shí) iI = (VCC VBE1 0.2)/R

9、1 = (5 0.7 0.2)/4 1mA 負(fù)號(hào)表示電流從輸入端流出。特殊地，當(dāng)VI = 0V 時(shí)，稱輸入短路電流IIS ，約為 1mA。(2)當(dāng)VI = VI H= 3.4V時(shí) 當(dāng)輸入為高電平時(shí)，VT1的發(fā)射結(jié)反偏，集電結(jié)正偏，處于倒置工作狀態(tài)，倒置工作的三極管電流放大系數(shù)反很小(約在0.01以下)，所以 iI = IIH =反 iB2稱高電平輸入電流IIH，約40A左右，兩個(gè)重要參數(shù)： (1)當(dāng)VI = VI L= 0.2V時(shí)(2五、輸出特性 指輸出電壓與輸出電流之間的關(guān)系曲線。 a. 輸出高電平時(shí)的輸出特性負(fù)載電流iL不可過大，否則輸出高電平會(huì)降低。（a）電路 （b）輸出高電平時(shí)的輸出特

10、性拉電流負(fù)載五、輸出特性 指輸出電壓與輸出電流之間的關(guān)系曲線。 負(fù)載電流iL不可過大，否則輸出低電平會(huì)升高。b. 輸出低電平時(shí)的輸出特性灌電流負(fù)載（a）電路 （b）特性曲線負(fù)載電流iL不可過大，否則輸出低電平會(huì)升高。b. 輸出低電平 （a）測(cè)試電路 （b）輸入負(fù)載特性曲線 TTL反相器的輸入端對(duì)地接上電阻RI 時(shí)，vI隨RI 的變化而變化的關(guān)系曲線。六、輸入端負(fù)載特性vIvI （a）測(cè)試電路 （b）輸入負(fù)載特性曲線 TTL反在一定范圍內(nèi)，vI隨RI的增大而升高。但當(dāng)輸入電壓vI達(dá)到1.4V以后，vB1 = 2.1V，RI增大，由于vB1不變，故vI = 1.4V也不變。這時(shí)VT2和VT4飽和導(dǎo)

11、通，輸出為低電平。虛框內(nèi)為TTL反相器的部分內(nèi)部電路 vIvOvI在一定范圍內(nèi)，vI隨RI的增大而升高。但當(dāng)輸入電壓vI達(dá)RI 不大不小時(shí)，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI 較小時(shí)，關(guān)門，輸出高電平；RI 較大時(shí)，開門，輸出低電平；ROFFRONRI 懸空時(shí)？vIRI 不大不小時(shí)，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI 較小時(shí)，關(guān)門，(1) 關(guān)門電阻ROFF 在保證門電路輸出為額定高電平的條件下，所允許RI 的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF 0.7k。 (2) 開門電阻RON 在保證門電路輸出為額定低電平的條件下，所允許RI 的最小值稱為開門電阻。典型的TTL門電路RON 3k。 數(shù)字電路中要求

12、輸入負(fù)載電阻RI RON或RI ROFF ，否則輸入信號(hào)將不在高低電平范圍內(nèi)。(1) 關(guān)門電阻ROFF 在保證門電路輸出為額定2.4.2 TTL反相器的動(dòng)態(tài)特性現(xiàn)象：1.輸出相對(duì)輸入有時(shí)間延遲，且tPLHtPHL；2.波形變差。原因：三極管be結(jié)由飽和 變?yōu)榻刂沟臅r(shí)間比由截止變?yōu)轱柡偷臅r(shí)間要長(zhǎng)；2. 電路中存在分布電容和結(jié)電容。2.4.2 TTL反相器的動(dòng)態(tài)特性現(xiàn)象：2.4.3其他類型的TTL門電路一、其他邏輯功能的門電路1. 與非門ABY0010111011102.4.3其他類型的TTL門電路一、其他邏輯功能的門電路AB2. 或非門ABY0010101001102. 或非門ABY001010

13、1001103.與或非門3.與或非門4. 異或門4. 異或門二、集電極開路的門電路（OC門）1、推拉式輸出電路結(jié)構(gòu)的局限性輸出電平總局限于VCC以下；輸出端不能并聯(lián)使用；驅(qū)動(dòng)電流小（尤其是高電平輸出時(shí)）。 OC門二、集電極開路的門電路（OC門）1、推拉式輸出電路結(jié)構(gòu)的局限2、OC門結(jié)構(gòu)VCCRL能否輸出高電平?2、OC門結(jié)構(gòu)VCCRL能否輸出高電平?2、OC門結(jié)構(gòu)VCCRL2、OC門結(jié)構(gòu)VCCRL3. OC門實(shí)現(xiàn)的線與3. OC門實(shí)現(xiàn)的線與OC門小結(jié)：1.OC門必須接上拉電阻，還可以是與門、與非門等;2.可線與；3.輸出的高電平接近于VCC;4.驅(qū)動(dòng)電流大。VCCRLOC門小結(jié)：1.OC門必須

14、接上拉電阻，還可以是與門、與非門等三、三態(tài)輸出門（Three state Output Gate ,TS）三、三態(tài)輸出門（Three state Output Gat數(shù)字電子技術(shù)基礎(chǔ)第二章門電路課件總之：1. Y有三種輸出狀態(tài)：高電平、低電平、高阻；2. EN 代表高電平有效， EN代表低電平有效?？傊?. Y有三種輸出狀態(tài)：高電平、低電平、高阻；三態(tài)門的用途1位總線，且總線是分時(shí)復(fù)用的三態(tài)門的用途1位總線，一、高速系列74H/54H （High-Speed TTL）改進(jìn)措施(1)輸出級(jí)采用達(dá)林頓管（減小輸出電阻Ro）(2)減小各電阻值近一倍2.4.4 TTL電路的改進(jìn)系列（改進(jìn)指標(biāo)： )2

15、. 性能特點(diǎn)74H/54H系列速度的提高 是以靜態(tài)功耗的增加為代價(jià)的。一、高速系列74H/54H （High-Speed TT二、肖特基系列74S/54S（Schottky TTL）改進(jìn)措施減小電阻值的同時(shí)采用抗飽和 的肖特基三極管2. 性能特點(diǎn)速度進(jìn)一步提高；功耗增大；電壓傳輸特性沒有線性區(qū)。用有源泄放電路代替74H系列中的R3二、肖特基系列74S/54S（Schottky TTL）改進(jìn)三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL）四、74AS,74ALS （Advanced Low-Power Schottky TTL）改進(jìn)措施：增加電阻值的同時(shí)采

16、用抗飽和的肖特基三極管；(2)改進(jìn)了電路結(jié)構(gòu)。在工藝上和電路上做了進(jìn)一步的改進(jìn)， 74ALS系列具有更小的延時(shí)功耗積 三、低功耗肖特基系列四、74AS,74ALS （Advanc74系列中: 7420、 74H20、 74S20、 74LS20、 74AS20及74ALS20功能相同，都是雙4輸入與非門（兩個(gè)4輸入的與非門），正常工作所需的電源及引腳排列都是相同的，不同之處在于性能參數(shù)不同，如：tpd, dp積不同。即：邏輯功能相同，性能各有偏重。74系列中:2.4.5 CMOS反相器的電路結(jié)構(gòu)和工作原理1. 電路結(jié)構(gòu)為簡(jiǎn)明起見，假定T1和T2的參數(shù)完全對(duì)稱，開啟電壓相同均為VTH。且VDD2

17、*VTHT2 (TN ) ： N溝道P型襯底， 當(dāng)VGSNVth 時(shí)，TN導(dǎo)通T1 (TP ) ： P溝道N型襯底，當(dāng) VGSP Vth 時(shí)，TP導(dǎo)通TPTN2.4.5 CMOS反相器的電路結(jié)構(gòu)和工作原理1. 電總結(jié)：Y=A ；TP和TN總是一個(gè)導(dǎo)通一個(gè)截止，二者工作狀態(tài)是互補(bǔ)的，這種電路結(jié)構(gòu)稱為互補(bǔ)對(duì)稱式金屬氧化物半導(dǎo)體電路（Complementary-Symmeterly MetalOxcideSemiconductor Circuit）簡(jiǎn)稱CMOS電路；TP和TN總有一個(gè)截止，所以流過二者的靜態(tài)電流很小，因此功耗小。 總結(jié)：2. 電壓、電流傳輸特性TPTN2. 電壓、電流傳輸特性TPTN

18、3. 輸入噪聲容限說(shuō)明：由于CMOS輸出的低電平接近于 0，當(dāng)后級(jí)電路為CMOS門時(shí)，允許疊加較大的干擾；由于CMOS輸出的高電平接近于 VDD，當(dāng)后級(jí)電路為CMOS門時(shí)，允許疊加較大的干擾； CC4000系列中，VNH=VNL30%VDD ， VDD越大，噪聲容限越大。3. 輸入噪聲容限說(shuō)明：由于CMOS輸出的高電平接近于4. 輸入特性電路說(shuō)明：D2是在制造CMOS管時(shí)，工藝上導(dǎo)致D2是一種分布式二極管； D1是一個(gè)二極管。4. 輸入特性電路說(shuō)明：5. 輸出特性(1) 低電平輸出特性特點(diǎn)：a. 不同的VDD (VGS)，TN管呈現(xiàn)的內(nèi) 阻不同， VDD越大，內(nèi)阻越??； b. 輸出相同的低電平

19、時(shí)， VDD越大， 可以接受的灌電流越大。5. 輸出特性(1) 低電平輸出特性特點(diǎn)：a. 不同的5. 輸出特性(2) 高電平輸出特性特點(diǎn)：a. 不同的VDD ，TP管呈現(xiàn)的內(nèi)阻不同， VDD越大，內(nèi)阻越??； b. 輸出相同的高電平時(shí)， VDD越大， 可以輸出的拉電流越大。5. 輸出特性(2) 高電平輸出特性特點(diǎn)：a. 不同的VCC4000系列的CMOS門電路：當(dāng)VDD=5V時(shí):VOL=0.05VDD=0.25V0VVOH=0.95VDD=4.75V5V CMOS門電路和TTL門電路相比，輸出的高電平更高，低電平更低。CC4000系列的CMOS門電路：當(dāng)VDD=5V時(shí): 2.5.2 其它類型的C

20、MOS門電路1. 其它類型的CMOS反相器 除反相器外，常用的CMOS門電路還有與非門、或非門、與或非門、異或門、與門和或門等。a. 與非門2.5.2 其它類型的CMOS門電路1. 其它類型的CMOa. 與非門 A=B=0時(shí)，T2、T4截止，T1、T3導(dǎo)通，Y=1； A=0,B=1時(shí)， T2截止， T1導(dǎo)通， Y=1； A=1,B=0時(shí)， T4截止， T3導(dǎo)通， Y=1； A=B=1時(shí)，T2、T4導(dǎo)通，T1、T3截止，Y=0； A B Y 0 0 0 1 1 0 1 1 1 1 1 01. 其它類型的CMOS反相器a. 與非門 A=B=0時(shí)，T2、T4截止，T1、T3b.或非門 A、B中只要有

21、一個(gè)為1，下半部通，上半部截止，輸出即為Y=0； A、B全為0時(shí)，下半部截止，上半部全通，輸出Y=1。 A B Y 0 0 0 1 1 0 1 1 1 0 0 01. 其它類型的CMOS反相器b.或非門 A、B中只要有一個(gè)為1，下半部通，2. 帶緩沖級(jí)的CMOS門電路 剛才介紹的與非門和或非門電路結(jié)構(gòu)簡(jiǎn)單，但存在缺陷，當(dāng)輸入輸出狀態(tài)不同時(shí)，呈現(xiàn)的輸出電阻可能不同，以與非門為例:A=B=1,Y=0;灌電流流過兩個(gè)Ron的串聯(lián)，Ro=2Ron；A=B=0,Y=1;拉電流流過兩個(gè)Ron的并聯(lián)，Ro=0.5Ron；A=1,B=0,Y=1; 拉電流流過T3的Ron， Ro=Ron；A=0,B=1,Y=1

22、; 拉電流流過T1的Ron， Ro=Ron； 當(dāng)為3輸入、4輸入與非門時(shí)，輸出電阻相差會(huì)更大 (A=B=C=D=1時(shí)， Ro=4Ron)。 解決缺陷的方法：在輸入端和輸出端各增加一級(jí)反相器。2. 帶緩沖級(jí)的CMOS門電路 剛才介紹的與非門a.帶緩沖級(jí)的與非門 加上反相器后，無(wú)論有幾個(gè)輸入端，輸出端無(wú)論是高電平還是低電平，輸出電阻總是Ro=Ron。a.帶緩沖級(jí)的與非門 加上反相器后，無(wú)論有幾個(gè)b.帶緩沖級(jí)的或非門b.帶緩沖級(jí)的或非門3. 漏極開路的門電路(OD門) OD門與TTL門電路的OC相對(duì)應(yīng)，能實(shí)現(xiàn)以下功能： (1) 能線與; (2) 能實(shí)現(xiàn)電平轉(zhuǎn)換，將VDD轉(zhuǎn)換為VDD2; (3) 能驅(qū)動(dòng)較大電流。兩個(gè)問題： a.不加RL行不行？ b.中間為什么要加一級(jí)非門?3. 漏極開路的門電路(OD門) OD門與TTL4. CMOS傳輸門和雙向模擬開關(guān)TPTNN溝道管的襯底總連接至最低電平 ，P溝道管的襯底總連接至最高電平；MOS管的漏極和源極結(jié)構(gòu)對(duì)稱，二者可以互換。N溝道管：接高電平端為D，接低電平端為S； P溝道管：接高電平端為S，接低電平端為 D ；對(duì)電路的說(shuō)明：T1: P襯底N溝道，為N溝道MOS管TN ； T2: N襯底 P溝道，為P