1、 2 門電路2. 1 概述1、門電路3、分立元件門電路和集成門電路2、高低電平與正負邏輯高電平為1，低電平為0稱為正邏輯高電平為0，低電平為1稱為負邏輯第一頁，共六十二頁。2. 2 二極管和三極管的開關特性二極管導通條件及導通時的特點:二極管截止條件及截止時的特點:第二頁，共六十二頁。第三頁，共六十二頁。第四頁，共六十二頁。較大的反向漂移電流一般為納秒數量級出現大量的反向電流的原因：第五頁，共六十二頁。 在數字電路中，三極管是作為開關使用的。 三極管截止相當于開關斷開；三極管飽和相當于開關閉合；因此我們最關心三極管截止和飽和時的情況。 一、開關特性2.2.2 三極管的開關特性第六頁，共六十二頁

2、。圖2.2.6 雙極型三極管的特性曲線 (a)輸入特性曲線 (b)輸出特性曲線第七頁，共六十二頁。圖2.2.8 用圖解法分析圖2.2.7電路 (a)電路圖 (b)作圖方法第八頁，共六十二頁。截止.飽和條件:截止條件: 飽和條件:第九頁，共六十二頁。圖2.2.9 雙極型三極管的開關等效電路 (a)截止狀態 (b)飽和導通狀態第十頁，共六十二頁。圖2.3.1 二極管與門2.3 最簡單的與、或、非門電路第十一頁，共六十二頁。圖2.3.2 二極管或門第十二頁，共六十二頁。圖2.3.3 三極管非門（反相器）第十三頁，共六十二頁。 2.4 TTL門電路 TTL（Transistor-Transistor-

3、Logic) 目前，我們使用的TTL門電路和中、小規模集成電路以74 / 54系列為主，包括做實驗時所使用的芯片，都是這一系列產品。 74 / 54 系列又根據功耗的大小，速度的快慢等分為幾個子系列，如74SXX、 74LSXX、74ALSXX、74HXX和74FXX等等。 （一）、TTL門電路 我們以TTL與非門電路為例，分析一下TTL電路的特點，特別是輸出級的結構，因為大多數TTL門電路的輸出級都是這種結構。 第十四頁，共六十二頁。圖2.4.1 TTL反相器的典型電路第十五頁，共六十二頁。非門內部電路工作原理A 為0.2v 5v 3.4V2.1v1v1v0.9v1.4v0.7v0.3v3.

4、6v0.5v第十六頁，共六十二頁。2、推拉輸出電路 推拉輸出電路： 推拉輸出因T4和T5你通我止，你止我通而得名。它也叫圖騰柱（Totem pole）輸出，有源上拉電路（Active pull-up）。 本推拉輸出電路由T4、T5、D2及R4組成，它的特點是無論輸出電平是高是低，輸出阻抗始終較低，負載能力強。同時，電路轉換速度快。 此電路相當于反相器電路有一個阻值可變的集電極電阻RC，三極管飽和時變大，有利于加大飽和程度，降低輸出電壓；三極管截止時變小，有利于三極管退出飽和，降低高電平輸出阻抗。第十七頁，共六十二頁。二、TTL非門的主要外部特性 1、電壓傳輸特性 V0 隨 Vi 變化的規律 a

5、b段：截止區 Vi1.3v以后 V0加速下降。 de段：飽和區 VI增大。第十八頁，共六十二頁。2.4.4 其它TTL門圖2.4.20 TTL與非門電路第十九頁，共六十二頁。圖2.4.22 TTL或非門電路第二十頁，共六十二頁。圖2.4.23 TTL與或非門第二十一頁，共六十二頁。圖2.4.24 TTL異或門第二十二頁，共六十二頁。圖2.4.25 推拉式輸出級并聯的情況二、OC門第二十三頁，共六十二頁。圖2.4.26 集電極開路與非門的電路和圖形符號第二十四頁，共六十二頁。圖2.4.27 OC門輸出并聯的接法及邏輯圖OC門電路可以實現線與，高電壓、大電流的驅動能力很強，但失去了推拉功耗低、輸出

6、速度快的優點。第二十五頁，共六十二頁。圖2.4.31 三態輸出門的電路圖和圖形符號 （a）控制端高電平有效 （b）控制端低電平有效三、三態門Enable:控制端，又稱使能端第二十六頁，共六十二頁。三態輸出門 三態：電路輸出端可以處于三種狀態：高電平、低電平和懸空態。 推拉輸出的特點是T4、T5輪流導通，如果我們使T4、T5全都截止，則輸出端處于懸空態，也稱高阻態。第二十七頁，共六十二頁。圖2.4.32 用三態輸出門接成總線結構第二十八頁，共六十二頁。圖2.4.33 用三態輸出門實現數據的雙向傳輸第二十九頁，共六十二頁。第三十頁，共六十二頁。2.6 CMOS 門電路 2.6.1、CMOS反相器工

7、作原理 CMOS 電路的結構特點是： 一個N溝道管和一個P溝道管配 對使用，即N、P互補（Comp- lementary）。 P管作負載管，N管作輸入管， 兩管柵極接在一起。 注意：P溝的開啟電壓是負值 柵極電壓要低于源極。 兩管導通時的電阻較小為RON 兩管截止時的電阻很大為ROFF 第三十一頁，共六十二頁。N溝道增強型和P溝道增強型第三十二頁，共六十二頁。 (1) 當輸入電壓VI為低電平時，VI=0 T1管導通，T2管截止，輸出電壓V0為： VDD (2) 當輸入電壓VI為高電平時，VI=VDD T1管截止，T2管導通，輸出電壓V0為：0v 與 TTL 反相器相比，輸出高電平更高(= VD

8、D)， 穩態時，且總有一個管子是截止的，工作電流極小，功耗極低。第三十三頁，共六十二頁。圖2.6.2 CMOS反相器的電壓傳輸特性第三十四頁，共六十二頁。圖2.6.3 CMOS反相器的電流傳輸特性第三十五頁，共六十二頁。圖2.6.4 不同VDD下CMOS反相器的噪聲容限第三十六頁，共六十二頁。圖2.6.5 CMOS反相器輸入端噪聲容限與VDD的關系第三十七頁，共六十二頁。圖2.6.6 CMOS反相器的輸入保護電路 （a）CC4000系列的輸入保護電路 （b）74HC系列的輸入保護電路第三十八頁，共六十二頁。圖2.6.7 CMOS反相器的輸入特性 （a）圖2.6.6 (a)電路的輸入特性 （b）

9、圖2.6.6 (b)電路的輸入特性第三十九頁，共六十二頁。圖2.6.8 vO= VOL時CMOS反相器的工作狀態第四十頁，共六十二頁。圖2.6.9 CMOS反相器的低電平輸出特性第四十一頁，共六十二頁。圖2.6.10 vO= VOH時CMOS反相器的工作狀態第四十二頁，共六十二頁。圖2.6.11 CMOS反相器的高電平輸出特性第四十三頁，共六十二頁。圖2.6.12 CMOS反相器傳輸延遲時間的定義第四十四頁，共六十二頁。圖2.6.13 VDD 和CL對傳輸延遲時間的影響第四十五頁，共六十二頁。圖2.6.14 CMOS反相器的交流噪聲容限第四十六頁，共六十二頁。圖2.6.15 CMOS反相器的瞬

10、時導通電流第四十七頁，共六十二頁。圖2.6.16 CMOS反相器對負載電容的充、放電電流第四十八頁，共六十二頁。圖2.6.17 CMOS反相器的靜態漏電流 （a） vI= 0 （b） vI=VDD第四十九頁，共六十二頁。圖2.6.18 CMOS與非門第五十頁，共六十二頁。圖2.6.19 CMOS或非門第五十一頁，共六十二頁。圖2.6.20 帶緩沖級的CMOS與非門電路第五十二頁，共六十二頁。圖2.6.21 帶緩沖級的CMOS或非門電路第五十三頁，共六十二頁。圖2.6.22 漏極開路輸出的與非門CC40107第五十四頁，共六十二頁。圖2.6.23 CMOS傳輸門的電路結構和邏輯符號第五十五頁，共六十二頁。圖2.6.24 CMOS傳輸門中兩個MOS管的工作狀態第五十六頁，共六十二頁。圖2.6.25 CMOS雙向模擬開關的電路結構和符號第五十七頁，共六十二頁。圖2.6.26 CMOS模擬開關接 負載電阻的情況