1、Hspice在SEU機理分析研究中的應(yīng)用鄭中山2012-08-23目 錄六管單元的臨界SEUVDD與六管單元SEUVth與六管單元SEU溝道寬度W與六管單元SEU降耦電阻R與六管單元SEU總結(jié)1 分析條件某成熟工藝線的器件模型與電路參數(shù)單粒子入射截止n管的漏端基于器件模擬的脈沖電流函數(shù)使用Hspice2010模擬分析六管單元的臨界SEUd0d1mn1mn2mn3mn4mn5mn601六管單元的臨界SEU2 分析結(jié)果let參數(shù)LET臨界SEU出現(xiàn)在1.3865517m與1.3865518m之間10六管單元的臨界SEU2 分析結(jié)果let參數(shù)LET臨界SEU出現(xiàn)在1.3865517m與1.38655

2、18m之間01六管單元的臨界SEU2 分析結(jié)果let參數(shù)LET臨界SEU出現(xiàn)在1.3865517m與1.3865518m之間i(t)六管單元的臨界SEU3 結(jié)果分析如果數(shù)值較恰當恢復與翻轉(zhuǎn)可延續(xù)較長時間如果很恰當臨界SEU出現(xiàn)在1.3865517m1.3865518m之間六管單元的臨界SEU3 結(jié)果分析入射節(jié)點首先完成翻轉(zhuǎn)另一節(jié)點翻轉(zhuǎn)延遲前200ps入射節(jié)點電勢迅速下降另一節(jié)點電勢基本未變六管單元的臨界SEU3 結(jié)果分析臨近臨界SEU1.3865517m最大下拉電壓幅度約為5.0-1.7=3.3(V) 5.0/2=2.5(V)(5.0-1.7)/5.0=66%50%較深亞“1”/2六管單元的臨

3、界SEU3 結(jié)果分析下拉先后經(jīng)過兩次加速過程入射節(jié)點電勢的變化與脈沖電流的變化具有相同的特征第二次加速下拉導致脈沖電流失去下降的平穩(wěn) 出現(xiàn)“下跳”漏端電勢致其對電荷收集能力表現(xiàn)為脈沖電流跟隨“下跳”六管單元的臨界SEU3 結(jié)果分析比對觀察當入射節(jié)點電勢開始恢復時對應(yīng)的脈沖電流在原先下滑趨勢上略有“抬高”漏端電勢致其對電荷收集能力表現(xiàn)為脈沖電流跟隨“抬高”六管單元的臨界SEU4 漏端電勢第二次加速下降？在第一次漏端電勢下拉過后漏電流開始出現(xiàn)導致第二次的漏端電勢加速下降漏電流的出現(xiàn)意味著溝道已形成源漏間電阻下降VDD與六管單元SEU0.8m SOI工藝VDD(V)臨界letLET()評估6.01.

4、856m805.51.617m805.01.387m(40 60)4.51.160m(20 40)4.00.954m20 當其它條件不變 VDD的變化對SEU的影響非常顯著 當下降超過上升 對外表現(xiàn)為下降 結(jié)論 VDD下降趨勢不利于提高電路的抗SEU能力Vth與六管單元SEU0.8m SOI工藝Vth(V)臨界let1.01.288m0.91.336m0.81.387m0.71.438m0.61.491m 當其它條件不變 Vth的變化對SEU的影響同樣顯著 Vth下降有利于提高電路的抗SEU能力 結(jié)論 Vth下降的趨勢對存儲單元電路抗SEU能力提高有益 溝道寬度W與六管單元SEU0.8m SO

5、I工藝溝道寬度臨界let0.6W0.801m0.8W1.094m1.0W1.387m1.2W1.678m1.4W1.970m 當其它條件不變 溝道寬度對SEU的影響同樣比較顯著 溝道寬度的增加有利于提高電路的抗SEU能力 在電路面積允許并滿足單元電路設(shè)計規(guī)則情況下應(yīng)適當增加溝道寬度 降耦電阻R與SEUd0d1mn1mn2mn3mn4mn5mn601R1降耦電阻R與SEU紅色曲線顯示-上拉與恢復皆非常陡峭不同于無R 情況紅綠曲線顯示-在上拉到接近5V下拉到接近0.5V仍可以恢復較強抗SEU能力但是可導致恢復期間讀取數(shù)據(jù)出現(xiàn)錯誤R1=100kR1=100k臨界let=2.255m降耦電阻R與SEU

6、d0d1mn1mn2mn3mn4mn5mn601R2降耦電阻R與SEUR2=10kR2=10k臨界let=2.153m臨界let=2.331mR2=12kR2=12k降耦電阻R與SEUd0d1mn1mn2mn3mn4mn5mn601R2R1降耦電阻R與SEU臨界let=2.444mR2=11kR1=11kR2=11kR1=11k降耦電阻R與SEU電阻阻值臨界letR1100k2.255mR210k2.153m11k2.240m12k2.331mR1&R211k&11k2.444m 降耦電阻可有效提高單元電路抗SEU能力 在單粒子入射節(jié)點與去耦電阻大小一定的情況下單去耦電阻的位置顯著影響單元電路的抗SEU能力 結(jié)論 對于確定的SEU LET閾值 較高的單電阻=較小的雙電阻 可視具體情況進行選擇總 結(jié)盡管 利用Hspice對單元電路SEU精確模擬需要精確的脈沖電流表達形式但