1、關于時序邏輯電路第一張，PPT共八十六頁，創作于2022年6月目 錄6.1 概述6.2 時序邏輯電路的分析方法6.3 時序邏輯電路的設計方法6.4 若干常用的時序邏輯電路第二張，PPT共八十六頁，創作于2022年6月數字電路組合邏輯電路（組合電路）時序邏輯電路（時序電路）一、組合邏輯電路的特點邏輯功能：任意時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態無關。電路結構：電路中不含記憶（存儲）元件。6.1 概述二、時序邏輯電路的特點任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態有關。邏輯功能：電路中含存儲電路和組合電路；存儲器狀態和輸入變量共同決定輸出。電路結構：返回第三張，PPT共八

2、十六頁，創作于2022年6月返回例：串行加法器電路。 兩個多位數相加時，采取從低位到高位逐位相加的方式完成運算。完整的串行加法器電路，應具備：將兩個加數和來自低位的進位相加的功能；記憶功能，將相加后的進位結果保存下來，用作高一位加法時使用。 全加器 由觸發器構成的存儲電路。第四張，PPT共八十六頁，創作于2022年6月三、時序電路的一般結構形式與邏輯功能表示方法返回一般結構形式第五張，PPT共八十六頁，創作于2022年6月邏輯表達式有：返回 時序電路的邏輯功能可用邏輯表達式、狀態轉換表、卡諾圖、狀態轉換圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質上是相同的，可以互相轉換。第六張，PPT共

3、八十六頁，創作于2022年6月四、時序電路的分類(1)根據時鐘分類同步時序電路中：各個觸發器的時鐘脈沖相同。即電路中有一個統一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態只改變一次。異步時序電路中：各個觸發器的時鐘脈沖不同。即電路中沒有統一的時鐘脈沖來控制電路狀態的變化，電路狀態改變時，電路中要更新狀態的觸發器的翻轉有先有后，是異步進行的。返回第七張，PPT共八十六頁，創作于2022年6月穆爾型時序電路：輸出僅決定于電路的現態，與電路當前的輸入無關；或者根本就不存在獨立設置的輸出，而以電路的狀態直接作為輸出。（2）根據輸出分類米利型時序電路：輸出不僅與現態有關，而且還決定于電路當前的輸入。返回第八

4、張，PPT共八十六頁，創作于2022年6月6.2 時序電路的分析方法返回 分析一個時序電路，就是要找出給定時序電路的邏輯功能。具體地說，就是要求找出電路的狀態和輸出的狀態在輸入變量和時鐘信號作用下的變化規律。同步時序電路的分析方法(掌握)異步時序電路的分析方法(了解)第九張，PPT共八十六頁，創作于2022年6月邏輯圖寫出時鐘方程、驅動方程和輸出方程寫出狀態方程畫出狀態圖、狀態表或時序圖判斷電路邏輯功能1235同步時序電路的分析步驟： 計算4返回第十張，PPT共八十六頁，創作于2022年6月例1：時鐘方程：輸出方程：輸出僅與電路現態有關，為穆爾型時序電路。同步時序電路的時鐘方程可省去不寫。驅動

5、方程：1寫方程式返回第十一張，PPT共八十六頁，創作于2022年6月2求狀態方程JK觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：返回邏輯電路現態與次態的關系第十二張，PPT共八十六頁，創作于2022年6月3計算、列狀態表狀態表將任何一組輸入變量及電路初態的取值代入狀態方程和輸出方程，即可算出電路的次態和現態下的輸出值，以得到的次態作為新的初態，和這時的輸入變量取值一起再帶入狀態方程和輸出方程進行計算，又得到一組新的次態和輸出值。如此繼續下去，將全部的計算結果列成真值表的形式，就得到了狀態轉換表。返回第十三張，PPT共八十六頁，創作于2022年6月3計算、列狀態表0 0 00

6、 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100返回第十四張，PPT共八十六頁，創作于2022年6月4畫狀態圖、時序圖狀態圖 狀態圖中：“000”等表示電路的各個狀態，箭頭表示狀態轉換的方向，箭頭上方注明狀態轉換前的輸入變量取值和輸出值，輸入變量取值寫在斜線左邊，輸出值寫在斜線右邊。返回第十五張，PPT共八十六頁，創作于2022年6月5電路功能時序圖 每經過6個時鐘信號以后電路的狀態循環變化一次，所以這個電路具有對時鐘信號計數的功能。是一個六進制同步加法計數器。當對第6個脈沖計數

7、時，計數器又重新從000開始計數，并產生輸出Y1。返回第十六張，PPT共八十六頁，創作于2022年6月例2：輸出方程：輸出與輸入有關，為米利型時序電路。同步時序電路，時鐘方程省去。驅動方程：1寫方程式返回第十七張，PPT共八十六頁，創作于2022年6月2求狀態方程T觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：返回第十八張，PPT共八十六頁，創作于2022年6月3計算、列狀態表返回第十九張，PPT共八十六頁，創作于2022年6月45電路功能由狀態圖可以看出，當輸入X0時，在時鐘脈沖CLK的作用下，電路的4個狀態按遞增規律循環變化，即：0001101100當X1時，在時鐘脈沖C

8、LK的作用下，電路的4個狀態按遞減規律循環變化，即：0011100100所以：該電路既具有遞增計數功能，又具有遞減計數功能，是一個2位二進制同步可逆計數器。畫狀態圖、時序圖返回第二十張，PPT共八十六頁，創作于2022年6月設計要求原始狀態圖最簡狀態圖畫電路圖檢查電路能否自啟動1246時序電路的設計步驟：選觸發器，求時鐘、輸出、狀態、驅動方程5狀態分配3化簡6.3 時序電路的設計方法返回第二十一張，PPT共八十六頁，創作于2022年6月例3：1建立原始狀態圖設計一個按自然態序變化的7進制同步加法計數器，計數規則為逢七進一，產生一個進位輸出。狀態化簡2狀態分配3已經最簡。已是二進制狀態。返回第二

9、十二張，PPT共八十六頁，創作于2022年6月4選觸發器，求時鐘、輸出、狀態、驅動方程由于要求采用同步方案，故時鐘方程為：求輸出方程：需用3位二進制代碼，選用3個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。選觸發器：求時鐘方程：返回第二十三張，PPT共八十六頁，創作于2022年6月求狀態方程不化簡，以便使之與JK觸發器的特性方程的形式一致。返回第二十四張，PPT共八十六頁，創作于2022年6月比較，得驅動方程：電路圖5返回第二十五張，PPT共八十六頁，創作于2022年6月檢查電路能否自啟動6將無效狀態111代入狀態方程計算：可見111的次態為有效狀態000，電路能夠自啟動。

10、返回檢查無效狀態的次態是否為有效狀態循環中的某一種。方法：第二十六張，PPT共八十六頁，創作于2022年6月例4：設計一個串行數據檢測電路，當連續輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。如： 輸入X101100111011110 輸出Y0000000010001101建立原始狀態圖S0S1S2S3設電路開始處于初始狀態為S0。第一次輸入1時，由狀態S0轉入狀態S1，并輸出0；1/0X/Y若繼續輸入1，由狀態S1轉入狀態S2，并輸出0；1/0如果仍接著輸入1，由狀態S2轉入狀態S3，并輸出1；1/1此后若繼續輸入1，電路仍停留在狀態S3，并輸出1。1/1 電路無論處在什么狀態

11、，只要輸入0，都應回到初始狀態，并輸出0，以便重新計數。0/00/00/00/0返回第二十七張，PPT共八十六頁，創作于2022年6月 原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，稱為等價狀態。狀態化簡就是將多個等價狀態合并成一個狀態，把多余的狀態都去掉，從而得到最簡的狀態圖。狀態化簡2狀態分配3 所得原始狀態圖中，狀態S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態S3；在輸入為0時輸出都為0，且都轉換到次態S0。所以它們可以合并為一個狀態，合并后的狀態用S2表示。S0=00S1=01S2=10返回第二十八張，PPT共八十六頁，創作于2022年6月4選

12、觸發器，求時鐘、輸出、狀態、驅動方程 需用2位二進制代碼，選用2個CLK下降沿觸發的JK觸發器，分別用FF0、FF1表示。采用同步方案，即取：輸出方程狀態方程返回第二十九張，PPT共八十六頁，創作于2022年6月比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態11代入輸出方程和狀態方程計算：電路能夠自啟動。返回第三十張，PPT共八十六頁，創作于2022年6月本節小結 時序電路的特點是：在任何時刻的輸出不僅和輸入有關，而且還決定于電路原來的狀態。為了記憶電路的狀態，時序電路必須包含有存儲電路。存儲電路通常以觸發器為基本單元電路構成。 時序電路可分為同步時序電路和異步時序電路兩類。它們的主

13、要區別是，前者的所有觸發器受同一時鐘脈沖控制，而后者的各觸發器則受不同的脈沖源控制。 時序電路的邏輯功能可用邏輯圖、狀態方程、狀態表、卡諾圖、狀態圖和時序圖等6種方法來描述，它們在本質上是相通的，可以互相轉換。 時序電路的分析，就是由邏輯圖到狀態圖的轉換；而時序電路的設計，在畫出狀態圖后，其余就是由狀態圖到邏輯圖的轉換。返回第三十一張，PPT共八十六頁，創作于2022年6月6.4 若干常用的時序邏輯電路返回寄存器和移位寄存器計數器順序脈沖發生器(了解)序列信號發生器(了解)第三十二張，PPT共八十六頁，創作于2022年6月6.4.1 寄存器和移位寄存器返回 在數字電路中，用來存放二進制數據或代

14、碼的電路稱為寄存器。 寄存器是由具有存儲功能的觸發器組合起來構成的。一個觸發器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發器來構成。 第三十三張，PPT共八十六頁，創作于2022年6月 按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器只能并行送入數據，需要時也只能并行輸出。移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。返回第三十四張，PPT共八十六頁，創作于2022年6月一、基本寄存器1、單拍工作方式基本寄存器 無論寄

15、存器中原來的內容是什么，只要送數控制時鐘脈沖CLK上升沿到來，加在并行數據輸入端的數據D0D3，就立即被送入寄存器中，即有：返回第三十五張，PPT共八十六頁，創作于2022年6月2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數。CR=1時，CLK上升沿送數。即有：（3）保持。在CR=1、CLK上升沿以外時間，寄存器內容將保持不變。返回第三十六張，PPT共八十六頁，創作于2022年6月二、移位寄存器1、單向移位寄存器并行輸出4位右移移位寄存器時鐘方程：驅動方程：狀態方程：返回第三十七張，PPT共八十六頁，創作于2022年6月 因為從CLK上升沿到達開始到輸出端新狀態的建

16、立需要經過一段傳輸延遲時間，所以當CLK的上升沿同時作用于所有觸發器時，他們輸入端(D端)的狀態還沒來得及改變。于是FF1按Q0原來的狀態翻轉，FF2按Q1原來的狀態翻轉，FF3按Q2原來的狀態翻轉。同時，加到寄存器輸入端D0的代碼Di存入FF0。 總的效果相當于移位寄存器里原有的代碼依次右移了1位。返回第三十八張，PPT共八十六頁，創作于2022年6月返回第三十九張，PPT共八十六頁，創作于2022年6月并行輸出4位左移移位寄存器時鐘方程：驅動方程：狀態方程：返回第四十張，PPT共八十六頁，創作于2022年6月返回第四十一張，PPT共八十六頁，創作于2022年6月單向移位寄存器具有以下主要特

17、點：(1)單向移位寄存器中的數碼，在CLK脈沖操作下，可以依次右移或左移。(2)n位單向移位寄存器可以寄存n位二進制代碼。n個CLK脈沖即可完成串行輸入工作，此后可從Q0Qn-1端獲得并行的n位二進制數碼，再用n個CLK脈沖又可實現串行輸出操作。(3)若串行輸入端狀態為0，則n個CLK脈沖后，寄存器便被清零。返回第四十二張，PPT共八十六頁，創作于2022年6月M=0時右移M=1時左移2、雙向移位寄存器返回第四十三張，PPT共八十六頁，創作于2022年6月3、集成雙向移位寄存器74LS194返回DSR數據右移串行輸入端DSL數據左移串行輸入端D0D3數據并行輸入端Q0Q3數據并行輸出端M0,M

18、1工作狀態控制端CLK時鐘信號輸入端CR異步清零端第四十四張，PPT共八十六頁，創作于2022年6月返回雙向移位寄存器74LS194的功能表第四十五張，PPT共八十六頁，創作于2022年6月本節小結寄存器是用來存放二進制數據或代碼的電路，是一種基本時序電路。任何現代數字系統都必須把需要處理的數據和代碼先寄存起來，以便隨時取用。寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器的數據只能并行輸入、并行輸出。移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移，數據可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。返回第四十六張，PPT共八十六頁，創作于202

19、2年6月6.4.2 計數器 二進制計數器 十進制計數器 N進制計數器(了解)返回第四十七張，PPT共八十六頁，創作于2022年6月 在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。計數器二進制計數器十進制計數器N進制計數器加法計數器同步計數器異步計數器減法計數器可逆計數器加法計數器減法計數器可逆計數器二進制計數器十進制計數器N進制計數器返回第四十八張，PPT共八十六頁，創作于2022年6月一、二進制計數器1、二進制同步計數器3位二進制同步加法計數器 選用3個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖輸出方程：時鐘方程：返回第四十九張，PPT共八十六頁，創作于20

20、22年6月時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=1時，在下一個CLK觸發沿到來時翻轉。FF2在Q0=Q1=1時，在下一個CLK觸發沿到來時翻轉。返回第五十張，PPT共八十六頁，創作于2022年6月電路圖 由于沒有無效狀態，電路能自啟動。推廣到n位二進制同步加法計數器驅動方程輸出方程返回第五十一張，PPT共八十六頁，創作于2022年6月3位二進制同步減法計數器 選用3個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖輸出方程：時鐘方程：返回第五十二張，PPT共八十六頁，創作于2022年6月時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=0時，在下一個CLK

21、觸發沿到來時翻轉。FF2在Q0=Q1=0時，在下一個CLK觸發沿到來時翻轉。返回第五十三張，PPT共八十六頁，創作于2022年6月電路圖 由于沒有無效狀態，電路能自啟動。推廣到n位二進制同步減法計數器驅動方程輸出方程返回第五十四張，PPT共八十六頁，創作于2022年6月3位二進制同步可逆計數器輸出方程返回設用U/D表示加減控制信號，且U/D0時作加計數，U/D 1時作減計數，則把二進制同步加法計數器的驅動方程和U/D相與，把減法計數器的驅動方程和U/D相與，再把二者相加，便可得到二進制同步可逆計數器的驅動方程。第五十五張，PPT共八十六頁，創作于2022年6月電路圖返回第五十六張，PPT共八十

22、六頁，創作于2022年6月4位集成二進制同步加法計數器74LS161CR=0時異步清零。CR=1、LD=0時同步置數。CR=LD=1且CTT=CTP=1時，按照4位自然二進制碼進行同步二進制計數。CR=LD=1且CTTCTP=0時，計數器狀態保持不變。返回第五十七張，PPT共八十六頁，創作于2022年6月雙4位集成二進制同步加法計數器CC4520CR=1時，異步清零。CR=0、EN=1時，在CLK脈沖上升沿作用下進行加法計數。CR=0、CLK=0時，在EN脈沖下降沿作用下進行加法計數。CR=0、EN=0或CR=0、CLK=1時，計數器狀態保持不變。返回第五十八張，PPT共八十六頁，創作于202

23、2年6月4位集成二進制同步可逆計數器74LS191U/D是加減計數控制端；CT是使能端；LD是異步置數控制端；D0D3是并行數據輸入端；Q0Q3是計數器狀態輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯時級間串行計數使能端，CT0，CO/BO1時，RCCLK，由RC端產生的輸出進位脈沖的波形與輸入計數脈沖的波形相同。返回第五十九張，PPT共八十六頁，創作于2022年6月4位集成二進制同步可逆計數器74LS193CR是異步清零端，高電平有效；LD是異步置數端，低電平有效；CLKU是加法計數脈沖輸入端；CLKD是減法計數脈沖輸入端； D0D3是并行數據輸入端；Q0Q3是計數器狀態輸出端

24、； CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯時，只要把低位的CO端、BO端分別與高位的CLKU、CLKD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。返回第六十張，PPT共八十六頁，創作于2022年6月2、二進制異步計數器(各觸發器不是同步翻轉)3位二進制異步加法計數器狀態圖 選用3個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：返回第六十一張，PPT共八十六頁，創作于2022年6月時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由1變0時翻轉，FF2在Q1由1變0時翻轉。返回第六十二張，PPT共八十六頁，

25、創作于2022年6月 3個JK觸發器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器的驅動方程如下：驅動方程：電路圖:返回第六十三張，PPT共八十六頁，創作于2022年6月3位二進制異步減法計數器狀態圖 選用3個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：返回第六十四張，PPT共八十六頁，創作于2022年6月時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由0變1時翻轉，FF2在Q1由0變1時翻轉。返回第六十五張，PPT共八十六頁，創作于2022年6月 3個JK觸發器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器

26、的驅動方程如下：驅動方程：電路圖返回第六十六張，PPT共八十六頁，創作于2022年6月二進制異步計數器級間連接規律返回第六十七張，PPT共八十六頁，創作于2022年6月4位集成二進制異步加法計數器74LS197CR=0時異步清零。CR=1、CT/LD=0時異步置數。CR=CT/LD=1時，異步加法計數。若將輸入時鐘脈沖CLK加在CLK0端、把Q0與CLK1連接起來，則構成4位二進制即16進制異步加法計數器。若將CLK加在CLK1端，則構成3位二進制即8進制計數器，FF0不工作。如果只將CLK加在CLK0端，CLK1接0或1，則形成1位二進制即二進制計數器。返回第六十八張，PPT共八十六頁，創作

27、于2022年6月 選用4個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2 、FF3表示。1、十進制同步計數器狀態圖輸出方程：時鐘方程：二、十進制計數器返回十進制同步加法計數器第六十九張，PPT共八十六頁，創作于2022年6月狀態方程第七十張，PPT共八十六頁，創作于2022年6月電路圖比較，得驅動方程： 將無效狀態10101111分別代入狀態方程進行計算，可以驗證在CLK脈沖作用下都能回到有效狀態，電路能夠自啟動。返回第七十一張，PPT共八十六頁，創作于2022年6月十進制同步減法計數器 選用4個CLK下降沿觸發的JK觸發器，分別用FF0、FF1、FF2 、FF3表示。狀態圖輸出方

28、程：時鐘方程：返回第七十二張，PPT共八十六頁，創作于2022年6月狀態方程次態卡諾圖第七十三張，PPT共八十六頁，創作于2022年6月比較，得驅動方程： 將無效狀態10101111分別代入狀態方程進行計算，可以驗證在CLK脈沖作用下都能回到有效狀態，電路能夠自啟動。電路圖返回第七十四張，PPT共八十六頁，創作于2022年6月十進制同步可逆計數器集成十進制同步計數器 集成十進制同步加法計數器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進制同步加法計數器，而74161和74163是4位二進制（16進制）同步加法計數器。 把前面介紹的十進制加法計數器和十進制減法計數器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數器。返回第七十五張，PPT共八十六頁，創作于2022年6月 選用4個CLK上升沿觸發的D觸發器，分別用FF0、FF1、FF2 、FF3表示。2、十進制異步計數器狀態圖輸出方程：十進制異步加法計數器第七十六