《數字電子電路》課程設計-簡易數顯電子鐘設計_第1頁
《數字電子電路》課程設計-簡易數顯電子鐘設計_第2頁
《數字電子電路》課程設計-簡易數顯電子鐘設計_第3頁
《數字電子電路》課程設計-簡易數顯電子鐘設計_第4頁
《數字電子電路》課程設計-簡易數顯電子鐘設計_第5頁
已閱讀5頁,還剩21頁未讀, 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、摘要:簡易數顯電子鐘主要有三局部構成:函數信號發生器 計時電路 整點報時。晶振提供一個頻率穩定準確的32768Hz的信號,經過分頻器分頻的到1Hz穩定準確的函數信號,做為計數器的脈沖信號,六個計數器串行連接,分別采用十進制和六進制計數時十位為三進制計數,通過7448譯碼器和顯示器顯現出來,計數周期為24小時。當分鐘兩位同時為零時通過單穩態觸發和0.5Hz函數信號共同作用多諧振蕩,通過控制單穩態觸發時間來控制多諧震蕩時間,從而控制響鈴時間。關鍵字:晶體振蕩器、分頻器、譯碼顯示Abstract:The simple number reveals the electron clock mainly

2、to have three parts of constitutions:The function signal generating device timing circuit integral point reports time. The crystal oscillator provides frequency stable accurate 32768Hz the signal. After frequency divider frequency division to 1Hz stable accurate function signal,Does for the counter

3、pulse signal. Six counter serial connections,Uses the decimal base and the senary counting separately (when ten for ternary notation counting). Comes out through 7448 decoders and the monitor appearances,The counting cycle is 24 hours. When at the same time minute two affects the multi-harmonic vibr

4、ations together for the zero hour through monostable triggering and the 0.5Hz function signal, Through controls the monostable triggering time to control the multi-harmony shake time,Thus control bell time.Keywords: crystal oscillator、 the frequency divider、decoding display目 錄 3 5三.單元模塊設計 5 71晶體振蕩電路

5、 82分頻電路 93.計數器 101分.秒計數器 112時計數器 12 13 16四.主要元器件介紹 181.CD4060 182.555 183.74LS161 24五、系統功能、指標參數 25六、設計總結 26附 錄 27前言:電子技術根底課程設計是在“電子技術根底課程之后,集中安排的重要實踐性教學環節。學生運用所學的知識,動腦又動手,在教師指導下,結合某一專題獨立地開展電子電路的設計與實驗,培養和提高分析、解決實際電路問題的能力。它是高等學校電子工程類專業的學生必須進行的一種綜合性訓練。課程設計的任務一般是讓學生設計、組裝并調試一個簡單的電子電路裝置。需要學生綜合運用“電子技術根底課程的

6、知識,通過調查研究、查閱資料、方案論證與選定;設計和選取電路及元器件;組裝和調試電路,測試指標及分析討論,完成設計任務。課程設計不能停留在理論設計和書面答案上,需要運用實驗檢測手段,使理論設計逐步完善,做出到達指標要求的實際電路。通過這種綜合訓練,學生可以掌握電路設計的根本方法,提高動手組織實驗的根本技能,培養分析解決電路問題的實際本領,為以后畢業設計和從事電子電路實際工作打下根底。課程設計主要是圍繞一門課程的內容所做的綜合練習。題目出自實際電路,一般沒有固定的答案。但由于電路比擬簡單、定型,又不是真實的生產、科研任務,所以學生根本上能有章可循,完成起來并不困難。這里的著眼點是讓學生從理論學習

7、的軌道上逐步引向實際方面來,把過去熟悉的定性分析、定量計算逐步和工程估算、實驗調整等手段結合起來,掌握工程設計的步驟和方法,了解科學實驗的程序和實施方法。數字鐘設計過程中,更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。在連接六進制,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯時便能準確地找出錯誤所在并及時糾正了。在設計電路中,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的, 數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設計實驗更

8、進一步地增強了實驗的動手能力。簡易數顯電子鐘設計任務與要求:1 設計一個數顯電子鐘,時間由6個數碼管和4個發光二極管進行顯示,顯示方式為:HH:MM:SS:2 顯示時間為24小時制.(注意:小時的十位具有0,1,2,三種狀態,個位有十進制和四進制兩種).3 要求走時精度在24小時內誤差不超過30秒.4 整點報時:在整點的時候發出10次聲響,每次持續1秒,間隔1秒;聲音頻率自由選擇.5 設計所需支流電源數字鐘設計一慨述與根本組成:數字鐘是一個將時、分、秒顯示給人的視覺器官的計時裝置。它的計時周期為24小時,顯示滿刻度為23時59分59秒,另外還有報時功能。所以,數字鐘主要由脈沖源、計數器、譯碼器

9、、數碼管和整點報時電路組成。如圖一所示:圖一電源信號:+5V電源將220V的電壓變成LM309可用的電壓,電源變壓器是將交流電網220V的電壓所需要的電壓值,然后通過整流電路將交流電壓變成脈動的直流電壓。由于此脈動的直流電壓還含有較大的紋波,必須通過濾波電路加以濾除,從而得到平滑的支流電壓。但這樣的電壓還隨電網電壓波動一般有10%左右的波動、負載和溫度的變化而變化。因而在整流、濾波電路之后,還需要接穩壓電路。穩壓電路的作用是當電網電壓波動、負載和溫度變化時,維持輸出直流電壓穩定。方框圖如下。通過309之后在由電阻分壓就可以向CC7107輸入有效的電壓值。最后再由CC7107向LED輸入電壓,最

10、后由LED顯示出其電壓值。而CC7107的供電局部,是通過使用7805和7905分別向它的35和26引腳輸入+5V和-5V的電壓使其工作。 對CC7107的輸入是選用兩個運放,一個是反比例縮小100倍的,另一個是1:1的反比例運放。但是考慮到設計的簡略性和可使用性,所以改有了電阻分流。這樣就不用再設計一個向運放提供+12V和-12V的電壓。電阻分流使得設計變得簡單而且也節約了設計的本錢,使得可行性提高。橋式整流電路:電路如下圖,圖中最做邊為壓器,它的作用是將交流電網電壓v1變成整流電路要求的交流電壓: RL是要求直流供電的負載電阻,四只整流二極管D1D4接成的電橋形式,故有橋式整流電路之稱。2

11、.信號發生器:1Hz脈沖信號為了產生精確的秒信號,必須有信號發生器即振蕩器。從數字電路課中可知,振蕩器的頻率和穩定度越高,形成的鈔信號就越準確。為了簡便可行,用電子表的石英晶體構成頻率為32768HZ215的振蕩器,然后經過15次二分頻就可以得到秒信號。采用14位二進制串行分頻器CD4060,接石英晶體JN即可直接實現振蕩與分頻功能。因其輸出是2Hz的信號,需再接一個二分頻器就可以得秒信號,見圖二 :1Hz脈沖信號圖二晶體振蕩器電路晶體振蕩器是構成數字式時鐘的核心,它保證了時鐘的走時準確及穩定。圖中所示電路通過非門構成的輸出為方波的數字式晶體振蕩電路,這個電路中內部結構為非門與與外部的晶體、電

12、容和電阻構成晶體振蕩器電路,另一個非門實現整形功能,將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反應電阻為非門提供偏置,使電路工作于放大區域,即非門的功能近似于一個高增益的反相放大器。電容、與晶體構成一個諧振型網絡,完成對振蕩頻率的控制功能,同時提供了一個度相移,從而和非門構成一個正反應網絡,實現了振蕩器的功能。由于晶體具有較高的頻率穩定性及準確性,從而保證了輸出頻率的穩定和準確。晶體XTAL的頻率選為32768HZ。該元件專為數字鐘電路而設計,其頻率較低,有利于減少分頻器級數。從有關手冊中,可查得C1、C2均為30pF。當要求頻率準確度和穩定度更高時,還可接入校正電容并采取溫度補

13、償措施。由于CMOS電路的輸入阻抗極高,因此反應電阻R1可選為10M。較高的反應電阻有利于提高振蕩頻率的穩定性。非門電路可選74HC00。 COMS晶體振蕩器分頻器電路通常,數字鐘的晶體振蕩器輸出頻率較高,為了得到z的秒信號輸入,需要對振蕩器的輸出信號進行分頻。通常實現分頻器的電路是計數器電路,一般采用多級進制計數器來實現。例如,將z的振蕩信號分頻為Z的分頻倍數為,即實現該分頻功能的計數器相當于極進制計數器。常用的進制計數器有等。本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高,而且CD4060還包含振蕩電路所需的非門,使用更為方便。計數為級進制計數器,

14、可以將Z的信號分頻為Z,其內部框圖如圖3-3所示,從圖中可以看出,的時鐘輸入端兩個串接的非門,因此可以直接實現振蕩和分頻的功能。3計數器: 有了標準秒信號后,就可以根據60秒為1分、60分為1小時、24小時為1天的計數周期。將這些計數器適當連接,就可以形成時、分、秒的計數,從而實現計時功能。假設計數器從0時、0分、0秒開始計數,那么任何時刻計數器里的數就表示該時刻的時間。在此數字鐘,用同步十進制加法計數器74161來分別組成時、分、秒計數器。分、秒計數器: 分、秒計數器都是由兩個同步十進制加法計數器級聯而成,其中個位連接成10進制加法計數器,十位連接成6進制加法計數器,再通過由振蕩器產生的標準

15、秒信號作用來實現60進制計數功能。此數字鐘的分、秒計數器的組成。如圖三所示。脈沖信號輸入端信號輸出端 圖三 該電路的工作原理如下: 以秒計數器為例來講述兩個計數器的工作原理。如圖四,用同步十進制加法計數器74161、B級聯組成了60進制加法計數器。計數器A組成了10進制加法計數器,其起始狀態為QA4QA3QA2QA1=0000(秒個位),QB4QB3QB2QB1=0000(秒十位)。當標準秒信號上升沿到達時,計數器A開始計數,從0000至1001,即從0至9,當到達狀態1001,即9的時候,計數器A的進位端(RCOA) 產生了為高電平的進位信號(該進位端直接與秒十位計數器B的時鐘脈沖端(CLK

16、B)相連),進位信號進入秒十位的時鐘脈沖端作為計數器B的時鐘脈沖信號,使秒十位開始計數。重復以上計數器A的工作過程,當計數器B到達過渡狀態0110時,在QB3端及QB2端分別產生了為高電平信號,因為計數器B是采取異步復位反應法連接成60進制加法計數器,所以該信號通過與非門1形成低電平的復位信號并反應到計數器B的復位端(CLRB),使整個秒計數器全部回復起始狀態,秒計數器重新計數。同時,因為該復位端又與整個分計數器的時鐘脈沖端(CLKC及CLKD)直接相連,所以該復位信號也作為分計數器的時鐘脈沖信號,使分計數器也進行計數。分計數器的工作原理與秒計數器根本相同,其區別在于: 分計數器的時鐘脈沖信號

17、為秒十位的與非門1產生的復位信號;以及分十位產生的復位信號作為時計數器的時鐘脈沖信號。2時計數器:時計數器也是由兩個同步十進制加法計數器采用異步復位反應法級聯而成,但其時鐘脈沖信號是來自分十位的復位信號;而該計數器的復位信號是采樣自時個位的QE3端以及時十位的QF2端。此數字鐘的時計數器的組成如圖四所示。脈沖信號圖四該電路的工作原理如下:時計數器的起始狀態為QE4QE3QE2QE1=0000(時個位),QF4QF3QF2QF1=0000(時十位)。當分十位復位信號的上升沿到達時,計數器E開始計數,從0000至1001,即從0至9,當到達過渡狀態1001,即9的時候,計數器E的進位端(RCOE)

18、 產生了為高電平的進位信號,該信號另使能端(ENTF)為高電平,計數器F開始計數。重復以上計數器E的工作過程,當計數器E到達狀態0100,計數器F到達狀態0010時,在QE3端和Qf2端分別產生了高電平信號,因為整個時計數器是采用異步復位反應法級聯而成,所以該信號通過與非門形成低電平的復位信號并反應到計數器E和計數器F的復位端(CLRE及CLRF)。使整個時計數器全部回復起始狀態,時計數器重新計數。4、譯碼顯示電路 當數字鐘的計數器在標準秒信號的作用下,按60秒為1分、60分為1小時、24小時為1天的計數規律計數時,就應將其狀態顯示成清晰的數字符號,這就需要將計數器的狀態進行譯碼并將其顯示出來

19、。在此數字鐘,用七段字型譯碼器7448和七段字型數碼顯示器組成譯碼顯示電路。該電路的工作原理如下:計數器實現了對時間的累計以8421BCD碼形式輸出,選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流,本設計選用的是7448作為顯示譯碼電路,選用LED數碼管作為顯示單元電路。另外有4個發光二極管組成4個點。右邊兩個相當于時鐘的秒針,它在1秒內亮0.5秒、熄0.5秒,在電路中接一個三極管以實現這一過程。因為七段字型譯碼器7448的輸出為高電平,所以七段字型數碼顯示器內的發光二極管采用共陰極接法。8421BCD碼由7448的代碼輸入端Q4Q1(DA)輸入,通過7448

20、進行譯碼,譯碼后的信號在7448的譯碼輸出端(OAOG)輸出,用該信號來控制七段字型數碼顯示器內部的發光二極管的導通和截止,從而就能清晰地顯示出譯碼的結果。 極管的正向工作電壓一般為1.53V,譯碼器的輸出推動信號需要幾毫安至十幾毫安,為防止發光二極管因過流而損壞,所以在譯碼器和數碼顯示器間接入排電阻,從而保護了數碼顯示器內的發光二極管。LED顯示與單片機接口常用的LED顯示器有7段或8段,8段比7段多了一個小數點“dp段。這種顯示器有共陽極和共陰極兩種。該設計中選用的是共陰極。如圖。共陰極LED顯示器的發光二極管的陰極連接在一起,通常該共陰極接地。當某個發光二級管的陽極為高電平時,發光二級管

21、點亮,相應的段被顯示。共陰LED的內部結構和外型使用LED顯示器時,為了顯示數字或符號,要為LED顯示器提供代碼,因為這些代碼是通過段的亮與滅來顯示不同字型的,因此稱之為段碼。7段發光二極管,再加上一個小數點位,共計8段。因此提供應LED顯示器的段碼正好一個字節。各段字節中各位的對應關系如表:表中、LED各段字節中各位的對應關系顯示數dpgfedcba段碼0001111113FH10000011006H2010110115BH3010011114FH40110011066H5011011016DH6011111017DH70000011107H8011111117FH9011011116FH由

22、于單片機I/O的電氣特性決定了單片機的端口的驅動能力有限,一般的,單片機的端口只是驅動TTL電平,不提供或者提供很小的驅動電流,所以在帶負載時,單片機應當在I/O口上加上驅動芯片。該設計中使用ULN2803驅動芯片。發光二極管工作電流在10mA左右,而一般I/O接口不能提供這么大的電流需要使用驅動電路,常用的有ULN2003A,7段驅動,ULN2803 8段驅動。LED與單片機的接線如圖五所示。圖 五 5自動報時電路 (1)音響電路音頻振蕩器音頻振蕩信號V可為正弦波或矩形撥,一般201000Hz柔和的音頻范圍,可選用多種方案實現,如RC環行振蕩器 自激對稱多諧振蕩器 555集成定時器構成的振蕩

23、器等。音響控制電路 用TTL功率門或集電極開路門OC門可以直接驅動小功率喇叭發聲,如圖四。假設Vk是周期1S的矩形波,那么會產生響一下停一下,響停共一秒的聲音。Q是報時控制信號。2自動報時原理圖:報時信號1Hz脈沖信號其中第一個555定時器為單穩態觸發器,脈寬為20秒,將其與分頻后輸出的0.5HZ信號經COMS與非門與非后再輸入第二個555定時器多諧振蕩器的第4腳,使揚聲器能夠發出聲響。并且其脈寬為t=tp+th=2秒,其中tph為響1秒的時間,thl為間隔1秒的時間。即實現整點時發出10次聲響,每次持續1秒,間隔1秒的功能。6 主要元器件介紹1. CD4060 圖13. CD4060的引腳圖

24、 2. 555定時器 555定時器的電路結構555定時器是一個多用途的模擬-數字混合集成電路。555定時器的內部電路結構如圖5-1所示。 由圖5-1可見,555定時器內部電路由電壓比擬器C1和C2,RS觸發器和集電極開路的三極管T三局部組成。555定時器有兩個輸入端,一個輸出端,共8個引腳。器件的第6腳接電壓比擬器C1的反相輸入端,稱為閾值端,用符號TH來標注;第2腳接電壓比擬器C2的同相輸入端,稱為觸發端,用符號 來標注;第5腳是控制電壓輸入端,用符號VCO來標注;第4腳是RS觸發器的復位端;第3腳是信號輸出端,第1腳是接地端,第8腳是電源電壓輸入端。由圖5-1可見,當第5腳懸空時,第8腳所

25、接的電源電壓Vcc經三個5k的電阻R分壓,電壓比擬器C1同相輸入端的電壓為 ,該電壓是電壓比擬器C1的參考電壓;電壓比擬器C2反相輸入端的電壓為 ,該電壓是電壓比擬器C2的參考電壓。555定時器的工作原理是:當輸入電壓 時,電壓比擬器C1反相輸入端的輸入電壓小于參考電壓,相當于在電壓比擬器C1的反相輸入端輸入一個負極性的信號,電壓比擬器C1的輸出電壓為正極性的信號,即高電平信號“1”;電壓比擬器C2同相輸入端的輸入電壓小于參考電壓,相當于在電壓比擬器C2的同相輸入端輸入一個負極性的信號,電壓比擬器C2的輸出電壓為負極性信號,即低電平信號“0”;RS觸發器被置位,輸出電壓u0等于1。當輸入電壓

26、時,ui2從 變化到 時,電壓比擬器C1反相輸入端的輸入電壓小于參考電壓,電壓比擬器C1的輸出電壓為高電平信號“1;電壓比擬器C2同相輸入端的輸入電壓從小于參考電壓變化到大于參考電壓,電壓比擬器C2的輸出電壓從低電平信號“0“變為高電平信號“1;RS觸發器處在保持的狀態,保持 時的輸出狀態,輸出電壓u0等于1。當輸入電壓 時,電壓比擬器C1反相輸入端的輸入電壓大于參考電壓,相當于在電壓比擬器C1的反相輸入端輸入一個正極性的信號,電壓比擬器C1的輸出電壓為負極性的信號,即低電平信號“0;電壓比擬器C2同相輸入端的輸入電壓大于參考電壓,相當于在電壓比擬器C2的同相輸入端輸入一個正極性的信號,電壓比

27、擬器C2的輸出電壓為正極性信號,即高電平信號“1;RS觸發器被復位,輸出電壓u0等于0。當輸入電壓 時,ui1從 變化到 時,電壓比擬器C2同相輸入端的輸入電壓大于參考電壓,電壓比擬器C2的輸出電壓為高電平信號“1;電壓比擬器C1反相輸入端的輸入電壓從大于參考電壓變化到小于參考電壓,電壓比擬器C1的輸出電壓從低電平“0變為高電平“1;RS觸發器處在保持的狀態,保持 時的輸出狀態,輸出電壓u0等于0。555定時器輸出與輸入的關系也可用功能表來描述,555定時器的功能表如表5-1所示。表5-1 555定時器的功能表RDU6TH U2(TR)U0V100導通11截止10導通1不變不變用555定時器組

28、成單穩態電路用555定時器也可以組成單穩態電路,由555定時器組成的單穩態電路如圖5-5所示。 單穩態電路的工作原理是:在正常的情況下,電路的輸入信號端接 的高電平信號,電容C上的電壓uC=0, 555定時器的輸入狀態滿足 , 的條件,根據表5-1可得,555定時器內部的電壓比擬器C1和C2的輸出電壓都是高電平“1”,555定時器內部的RS觸發器處在記憶的狀態,記住Q=0的低電平狀態,555定時器內部的三極管T導通,單穩態電路保持輸出低電平的狀態,電路的輸出電壓uO=0,該狀態是單穩態電路的穩定態。 假設在單穩態電路的輸入端加上一個負脈沖的觸發信號,在負脈沖信號的觸發下,555定時器內部的電壓

29、比擬器C2的輸出電壓為低電平信號“0,電壓比擬器C1的輸出電壓為高電平信號“1,555定時器內部的RS觸發器被置位,RS觸發器處在Q=1的狀態,單穩態電路的輸出為高電平,電路的輸出電壓為uO=1。當單穩態電路的輸出uO=1時,因555定時器內部RS觸發器的輸出Q=1, ,所以,三極管T截止,電源Vcc經電阻R向電容C充電,使電容兩端的電壓uC增大,當電容C兩端的電壓 時,555定時器內部的電壓比擬器C1的輸出電壓為低電平信號“0”,電壓比擬器C2的輸出電壓因負脈沖觸發信號的消失變成高電平信號“1”,555定時器內部的RS觸發器被復位,RS觸發器的狀態為“0”,單穩態電路自動回到輸出電壓uO=0

30、的穩定態。當555定時器內部的RS觸發器處在狀態“0時,555定時器內部的三極管T導通,電容C通過三極管T放電,使電容兩端的電壓恢復到uC=0的狀態,為下一次充電作準備。由上面的討論可見,單穩態電路輸出電壓uO=1的狀態不是電路的穩定態,該狀態僅在負脈沖觸發信號作用后的短時間內出現,稱為電路的暫穩態。單穩態電路的工作波形圖如圖5-6所示。 由圖5-6可見,單穩態電路在負脈沖信號的觸發下,電路進入輸出電壓uO=1的暫穩態,暫穩態所持續的時間用tw來表示,利用電容充電過程的三要素公式可求得tw的大小。利用三要素公式求tw的過程如下:根據單穩態電路工作的特點可得電路的三要素為uC0=0,uC=Vcc,=RC。將電路的三要素代入電容充電過程的三要素公式可得: 由式5-3可見,單穩態電路暫穩態所持續的時間tW與RC有關,改變RC的值,即可改變單穩態電路暫穩態所持續的時間。 用555定時器組成多諧振蕩器用555定時器組成的多諧振蕩器如圖5-8所示。圖5-8所示電路的工作原理是:設接通電源時,電路的輸出狀態為高電平。在這種情況下,555定時器內部的三極管T截止,電源Vcc通過電阻R1和R2對電容C充電,當電容C兩端的電壓充電到大于 時,555定時器內部的RS觸發器被復位,電

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論