Allegro中等長線或差分線設(shè)置的一些方法_第1頁
Allegro中等長線或差分線設(shè)置的一些方法_第2頁
Allegro中等長線或差分線設(shè)置的一些方法_第3頁
Allegro中等長線或差分線設(shè)置的一些方法_第4頁
Allegro中等長線或差分線設(shè)置的一些方法_第5頁
已閱讀5頁,還剩7頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、以千兆以太網(wǎng)為例說明,差分等長設(shè)置;打開約束管理器,創(chuàng)建BUS(也可以再拉線之前創(chuàng)建,個人習(xí)慣拉線前設(shè)好所有的總線BUS);Selections:NameTypeBusMDI0+NetMDIO-NetMDI1+Net-MDI1-NetMDI2+NetMHI2-NptM(4MDT1Na.meU12.1From:TolTypEETnleranrHu1aMan,e:ALLDRVRS/RCVRSDRIVER/RECEIVERLONGESTU12.110U13.110DeltaTRu1eEdi/ifingGlobalVLengthVCl.DOMILLengthVio|1MD2+MD2-MD3+MD3-M

2、DIO+MDIO*MDIO+驅(qū)動之后的busMDIO+MDIO+MDIO+CPl2-2:U13.2O日MDI1+日MDI1-MDIO+MDIO+MDIO+日MDI3-MDIO+AD1AD3AD4ARX+A7X+GPOOLADOMAOMA4MCASMCSOMDI0+_2MDQSOMDOMODTOMSDCLK+MSDCLK-RXIN+USBDO+(p12.4:U13T日MDI2+_f(JT2.7:U13.145HMDIg-日MDI3+實際上就是QJ12.1O:U13.19MDI0+日IV1DMDI1MDIO-MDI1+MDI1-MDI2-王郃延坪鋰列MDI3+就OK!MDI3-田BUSMDI2田B

3、USPCI031田BUS_PD_DATA*田ARX田ATX田DP1田DP7田DP8田DP9田DP1O田DP12田L(fēng)USBDO日BUS_MDI_1日MDIO+CU12-1:U13.1日MDIO-1U12.2:U13.2MDIOU12.3:U13.5MDI1+U12.4:U13.6MDI1-驅(qū)動后的U12.7:U13.14NIDI2+MG,令堆U12.8:U13.15MDI2-1*1w;jTU1U12.9:U13.18MDI3+U12.10:U13.19MDI3-田MG_ARX田MGATXAnalyzeF9SelectDeselectFind.Bookmark.ExpandAltCollapseA

4、lt-Cr亡at亡日CPUBOARD日MDMDI1U12.1:U13.1MDI0+Global0MIL25MIL廠U12.2:U13.2MDIOGlobal0MIL25MILU12.3:U13.5MDI1+Global0MIL25MILU12.4:U13.6MDI1-Global0MIL25MILU12.7:U13.14MDI2+Global0MIL25MILU12.8:U13.15MDI2-Global0MIL25MILU12.9:U13.18MDI3+Global0MIL25MILU12.10:U13.19MDI3-mMradvGlobal0MIL25MIL中MGDD曲M差分的對內(nèi)等長設(shè)置

5、;TarDP7田MAO田MAO田MA2MAO田MAO田MA4田田田田MA4田MA0田MAOMA0MA0MA0MA0丿CPUBOARD|MODTOMCASMSDCLK+MCASMCASMAOMCSOMCSOMODTO田MA10田MA11田MA12田MA13田MBAO田MBA1田MBA2田MCAS田MCKE田MCSO田MCS1田MODTO可以看到,在DDR2的ACBUS-M有很多模型田MODT1田MRAS田MSDCLK+田MSDCLK-田MWEUncoupledLengtlObjectsLengthIgnoredGatherControl參照以上做法!然后mReferencedElectrical

6、CSet具有相同模型)可以同模型會自動顯示紅lemberShip到之前創(chuàng)建+DRC-已ElectricalCons+笄SignalInteg+笄Timing-匿Routing肆Wiring肆Impedar肆Min/Max肆TotalEtc肆Differenti甘Relative+笄AllConstrair-已Net+笄SignalInteg+笄Timing-BRouting肆WiringMDI0+MDI0+MDI0+MDI0+MDI0+MDI0+MDI0+PinDelayPJ日CPU_BOARD田BUS_DDR2_AC田BUS田BUS田BUS日BUS色,把顯示紅色的clear掉規(guī)

7、則,設(shè)置點對點的PINpair,白的mgm可,等長范圍手動添加。t點對點或riSjBUS_PCI_0_31業(yè)模型;一般選擇使用相同模型最多的一根做模型創(chuàng)建MG;驅(qū)動后其他信號等DDR2DATAGPLADMDI_1MDI0+MDIO-MDI1+MDI1-LIDI2+MDI2-MDI3+日BUS衛(wèi)DR2AC日MSDCLK+U1.B9:U5.E8日MSDCLK-FinPairUl.E9:U5.E8U1.A9:U5.F日MWE田MCS1U1.B9:U2.E8.U1.B9:U3.E8U1.B9:U4.EtfU1.C13:U2.F3U1.C13:U3.F3U1.A9:U2.F+U1.A9:U3.F8U1.A9:U4.F0*田MA12田MA13田MBAO田MBA1田MBA2田MCAS田MCKE田MC

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論