1、74HC573八進制 3反轉透明鎖存器74HC573高性能硅門 CMOS 器件SL74HC573 跟 LS/AL573 的管腳一樣。器件的輸入是和標準 CMOS 輸出兼容的；加上拉電阻，他們能和 LS/ALSTTL 輸出兼容。當鎖存使能端為高時，這些器件的鎖存對于數據是透明的（也就是說輸出同步）。當鎖存使能變低時，符合建立時間和保持時間的數據會被鎖存。輸出能直接接到 CMOS，NMOS 和 TTL 接口上操作電壓范圍：2.0V6.0V低輸入電流：1.0uACMOS 器件的高噪聲抵抗特性管腿安排：功能表：X=不用關心 Z高阻抗輸入輸出輸出使能鎖存使能DQL LH HH LH LLLX不變HXXZ

2、74HC573最大值范圍：*最大值范圍是指超過這個值，將損害器件。操作最好在下面的操作條件下。額定功率的下降PDIP：10mW/ ，65125SOIC：7 mW/ ，65125操作條件：這個器件帶有保護電路，以免被高的靜態電壓或電場損壞。然而，對于高阻抗電路，必須要采取預防以免工作在任何高于最大值范圍的條件下工作。VIN 和 VOUT應該被約束在 GND（VIN 或 VOUT）VCC。不用的輸入管腿必須連接總是連接到一個適合的邏輯電壓電平（也就是 GND或者 VCC）。不用的輸出管腿必須懸空。DC 電子特性（電壓是以 GND 為參考）：符號參數測試條件VCC V條件限制255585125VIH

3、最小高VOUT=0.1V 或者 VCC-2.01.51.51.5V符號參數最小最大VCCDC 供電電壓（參考 GND）2.06.0VVIN,VOUTDC 輸入電壓，輸出電壓（參考 GND）0VCCVTA所有封裝的操作溫度-55+125tr，tf輸入上升和下降時間 VCC=2.0VVCC=4.5V VCC=6.0V0001000500400ns符號參數值VCCDC 供電電壓（參考 GND）-0.5+7.0VVINDC 輸入電壓（參考 GND）-1.5VCC+1.5VVOUTDC 輸出電壓（參考 GND）-0.5VCC+0.5VIIN每一個 PIN 的 DC 輸入電流20mAIOUT每一個 PIN

4、 的 DC 輸出電流35mAICCDC 供電電流，VCC 和 GND 之間75mAPD在自然環境下，PDIP 和 SOIC 封裝下的功耗750500mWTstg溫度-65+150TL引線溫度，10 秒（PDIP，SOIC）26074HC573AC 電子特性（CL=50，輸入 tr=tf=6.0ns）：符號參數VCC V條件限制單位255585125tPLH， tPHL輸入 D 到 Q，最大延遲（圖 1和 5）2.04.56.0150302619038332254538nstPLH， tPHL鎖存使能到 Q 的最大延遲（圖2 和圖 5）2.04.56.0160322720040342404841

5、nstPLZ， tPHZ輸出使能到 Q 的最大延遲（圖3 和圖 6）2.04.56.0150302619048332254538ns電平輸入電壓0.1V，|IOUT|20uA4.56.03.154.23.154.23.154.2VIL最大低電壓輸入電壓VOUT=0.1V 或者 VCC- 0.1V，|IOUT|20uA2.04.56.00.51.351.80.51.351.80.51.351.8VVOH最大高電平輸出電壓VIN=VIH 或者 VIL，|IOUT|20uA2.04.56.01.94.45.91.94.45.91.94.45.9VVIN=VIH 或者 VIL，|IOUT|6.0mA|

6、IOUT|7.8mA4.56.03.985.483.845.343.75.2VOL最大低電平輸出電壓VIN=VIH 或者 VIL，|IOUT|20uA2.04.56.00.10.10.10.10.10.10.10.10.1VVIN=VIH 或者 VIL，|IOUT|6.0mA|IOUT|7.8mA4.56.00.260.260.330.330.40.4IIN最大輸入漏電流VIN=VCC 或者 GND6.00.10.10.1uAIOZ最大三態漏電流高阻抗態下的輸出 VIN=VIH 或者 VIL， VOUT=VCC 或者 GND6.00.55.010uAICC最大靜態供電電流VIN=VCC 或者

7、GND IOUT0uA6.04.04.04.0uA74HC573時序要求（CL=50，輸入）：符號參數VCC V限制條件單位255585125tSU輸入 D 到鎖存使能最小建立時間（圖 4）2.04.56.050109651311751513nsth鎖存使能到輸入 D 最小保持時間（圖 4）2.04.56.0555555555nstW鎖存使能的最小脈寬（圖 2）2.04.56.075152219nstr ，tf最大輸入上升沿和下降沿時序（圖 1）2.04.56.0100050040010005004001000500400nstPZH， tPZL輸出使能到 Q 最大延遲（圖 3和圖 6）2.04.56.0150302619048332254538nstTLH， tTHL任何輸出的最大輸出延遲（圖1 和圖 5）2.04.56.06012107515139018