1、課程名稱 實驗項目 實驗室 姓 名 學號專業班級 實驗時間遼寧工程技術大學實驗報集成電路設計基礎 單級放大器性能仿真 計算機軟件實驗室 張 宇 0906110227 電信09-2班2011年12月10日實驗成績評閱教師預習報告一、實驗目的1、掌握電阻負載、帶源極負反饋的共源級的性能仿真方法。2、掌握源跟隨器、共源共柵級的性能仿真方法。二、實驗內容與步驟1、電阻負載的共源級（1）畫電路圖，加入電源電壓和輸入電壓，其中電源電壓為3V（將電 源電壓名為vvdd），輸入電壓為1V （將輸入電壓改為vvin），電阻值為1K 歐，晶體管的柵寬為100u，柵長為1u，（2）生成spice文件，并且加入inc

2、lude命令、DC transfer sweep命 令（vvin從0到3V掃描，步長為0.02）、輸出直流電壓vout命令，仿真， 進行記錄。2、帶源級負反饋的共源級（1）畫電路圖，加入電源電壓和輸入電壓，電源電壓為3V（將電源電 壓名為vvdd）輸入電壓為1V （將輸入電壓改為vvin），負載電阻值為1K 歐，源級電阻為50歐，晶體管的柵寬為100u，柵長為2u。（2）生成 spice 文件，并且加入 include 命令、DC transfer sweep 命令（vvin從0到3V掃描，步長為0.02）、輸出直流電壓vout命令，仿 真，對結果進行記錄。3、源跟隨器（1）畫電路圖，加入電源

3、電壓和輸入電壓，其中電源電壓為3V（將電 源電壓名為vvdd），輸入電壓為1V （將輸入電壓改為vvin），源級電阻為 5000歐，晶體管的柵寬為22u，柵長為2u。（2 ）生成spice文件，并且加入include命令、DC transfer sweep命 令（vvin從0到3V掃描，步長為0.02）、輸出直流電壓vout和vin命令, 仿真，對實驗結果進行記錄。4、共源共柵級（1）畫電路圖，其中電壓源名稱改為vb，電壓值改為2.5V。（2）加入電源電壓和輸入電壓，其中電源電壓為3V（將電源電壓名為 vvdd），輸入電壓為1V （將輸入電壓改為vvin），負載電阻為5000歐，共 源管的柵寬

4、長比為100/1u，共柵管的柵寬長比為20/1u。（3）生成spice文件，并且加入include命令、DC transfer sweep命 令（vvin從0到3V掃描，步長為0.02）、輸出直流電壓vout和共源管的 漏端電壓（即網表中的N1點）命令。（4）仿真，其中黃色線為輸出電壓，綠色線為共源管的漏端電壓（即網 表中的N1點），對實驗結果進行記錄。（5）修改圖2.15的網表文件，將直流掃描電壓源由vvin改為vvdd， 然后輸出N1節點的電壓，仿真，對實驗結果進行記錄。實驗原始數據記錄1、電阻負載的共源級電阻負載的共源級電路加入電源后的共源級完整的spice文件卡 SPICE netli

5、st written by S-Edit Win32 10.10Written on Dec 9/ 2011 at 14:38:30Waveform probing be.options probef ilename=rrFileO . dat+ probesdbf ile=rrFileO . sdbrr+ probetopniodule= rrModuleOr,.include ,FC : Program Files Tanner EDA T-Spice 10. Iinodelsnil2_125 .md,rMain circuit: ModuleOMl vout v

6、in Gnd Gnd NMOS L=lu W=100u AD=66p PD=24u AS=66p PS=24uR2 Vdd vout 1000 TC=O.O,vin vin Gnd 1.0wdd Vdd Gnd 3.0.de lin source vin 0 3 0.02.print de v(vout)End of main circuit: ModuleO) *OAModuleO2、帶源級負反饋的共源級帶源級負反饋的共源級電路圖加入電源后的帶源級負反饋的共源級X7完整的SPICE文件舌 SPICE netlist written by S-Edit Win32 10.10Written o

7、n Dec 9f 2011 at 15:13:06Waveform proto ing be.options probef ilename=rrFileO . dat+ probesdbf i le=rrFi leO . sdbrr+ prokietopmodule=rrModuleOrr.include ,rC : Program Files Tanner EDA T-Spice 10. Iniodelsml2_12 5 .indrrHain circuit: HoduleOMl out in N2 N2 NMOS L=2u W=100u AD=66p PD=24u

8、AS=66p PS=24uR2 N2 Gnd 50 TC=O.Qr 0.0R3 Vdd out 1000 TC=O.O, 0.wdd Vdd Gnd 3.0win in Gnd 1.0.de lin source win 0 3 0.02 .print de v(out)End of main c ircuit: HoduleO仿真結果加入電源后的源跟隨器3、源跟隨器源跟隨器完整的spice文件SPICE netlist written toy S-Edit Win32 10.luWritten on Dec 2 011 at. 08:57:27古 Wave f or in proto i n

9、g coiriinands, prolzie. pt. ions probef i lenmrri已=ppFil已口- dat.”+ pruljescUjf i 1 e =rrC : Ducimient.s and Sett, ings1, Adininist.rat. r桌面、F i leu . sdjpr+ prob e t o pinodu le=prMijdu 1 e uprinc 1 ucle E : crnus上申IT-Spic已 1U - 1itio匚1已 1 mtn 12_125 .rnd”古 Main circuit.: MocIuIeOMl VdiZl in out. ou

10、r. NMOS L = 2u TiT=2 2u AD=6 6p PD = 2 4u AS=6 6p PS = 24uR2 uut Gnd 50UU TC = U.Q/ U.Uwckl Veld Gnd 3 . uwin in Gnd 1. u.de lin source win u 3 u 02.pr int. v ( ut.) v ( in)古 E nd o f ina in circ u i t.: Mo du 1 e 04、共源共柵級加入電源后的共源共柵級共源共柵級完整的spice文件SPICE netlist written by S-Edit Win32 10.10Written o

11、n Dec 9 f 2011 at 13:50:20Waveform probing commands .probe.options probef ilenaine= ,FFileO . dat+ probesdbf i le= F,C : Documents and Sett ings Administrator BFileO.3db + probetopinodule=rrModuleOrr.include rrE : cmos_t T-Spice 10 . Imodelsml2_12 5 .mdrrMain circuit: ModuleOMl N1 in Gnd Gnd NMOS L=

12、lu W=100u AD=66p PD=24u AS=66p PS=24uM2 out N2 N1 N1 NMOS L=lu W=20u AD=66p PD=24u AS=66p PS=24u R3 Vdd out 5000 TC=O.O, 0.0 vb N2 Gnd 2.5 wdd Vdd Gnd 3.0 win in Gnd 1.0.de 1 in source win 0 3 . 02 .print v(out) v(N1)End nf ms 1 n n 1 rni 11.: Nnriu 1 pn仿真結果直流掃描電壓源由vvin改為vvdd仿真結果思考題2仿真結果實驗結果分析與實驗體會實

13、驗結果分析：1、比較圖2.4和圖2.8,說出區別及原因。2、將圖2.11中的網表中的電阻值改為1k歐，然后再進行仿真，將仿真結 果與圖2.12比較，說出區別并說明原因。3、分析圖2.17并作出說明。解答：1、圖2.4與2.8區別在于，圖2.8中函數比2.4中的最低值要低，而且 2.8中的函數下滑段是比2.4時間長的，水平段同樣比2.4長。這是因為 圖2.8中加入了源級電阻并且寬長比減小，作為以電阻為負載的共源級， 當其他參數為常數的時候，通過早呢廣大w/l或者減小w/l都可以提高Av 的幅值。較大的器件尺寸會導致較大的器件電容，較高的Vrd會限制最大 電壓百夫。如果Vrd保持常數，同時減小Id，那么Rd必須增大，這樣會 大致輸出節點的時間常數更大。2、當將電阻值更改為1k時，發現此時的仿真結果比原來的開始時間段的 時間常數要長，而且最后的幅值比原來要小。這是因為，正如模擬電路設 計的八邊形規則所闡述的，當其他參數不變的時候，Rd增大時會使輸出節 點的時間常數更大。3、N1節點處的電壓隨著vvdd的增加不斷增加，但是增加的幅度開始階段 比較緩慢，后期增加迅速，這是因為后期的時候，vvdd的電壓基本上等