1、Good is good, but better carries it.精益求精，善益求善。PCBLAYOUT交流稿盧金豐08506-怎樣做一塊好的PCB板首先我們先認識下面三個名詞：SCHPCBPCBA大家都知道做PCB板就是把設計好的原理圖變成一塊實實在在的PCB電路板,請別小看這一過程,有很多原理上行得通的東西在工程中卻難以實現,或是別人能實現的東西，另一些人卻實現不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。PCBA是把PCB裝上所要元器件，完成調試后的半成品。我們設計的PCB要求要很順利變為PCBA。微電子領域的兩大難點在于，高頻信號和微弱信號的處理,在這

2、方面PCB制作水平就顯得尤其重要,同樣的原理設計,同樣的元器件,不同的人制作出來的PCB就具有不同的結果,那么如何才能做出一塊好的PCB板呢?根據我們以往的經驗,就以下幾方面談談自己的看法:（有的同事已有幾年或十幾年的LAYOUT經驗，可以提出來分享，有經驗的同事也許心里都知道PCBLAYOUT為什么要這樣要求，就是沒有整理成文字。近段時間我整理了一下，具體跟大家分享以下幾個方面）：一:要明確設計目標如果我們接受到一個設計任務,首先要明確其設計目標,是普通的PCB板、高頻PCB板、小信號處理PCB板還是既有高頻率又有小信號處理的PCB板，如果是普通的PCB板,只要做到布局布線合理整齊,機械尺寸

3、準確無誤即可。當板上有超過40MHz的信號線時，就要對這些信號線進行特殊的考慮，比如線間串擾等問題。如果頻率更高一些，對布線的長度就有更嚴格的限制，根據分布參數的網絡理論，高速電路與其連線間的相互作用是決定性因素，在系統設計時不能忽略。隨著門電路傳輸速度的提高，在信號線上的反射將會相應增加，相鄰信號線間的串擾也會增加，通常高速電路的功耗和熱耗散也都較大，在做高速PCB時應引起足夠的重視。當板上有毫伏級甚至微伏級的微弱信號時，對這些信號線就需要特別的關照，小信號由于太微弱，非常容易受到其它強信號的干擾，屏蔽措施常常是必要的，否則將大大降低信噪比。以致于有用信號被噪聲淹沒，不能有效地提取出來。對板

4、子的調測也要在設計階段加以考慮，測試點的物理位置，測試點的隔離等因素不可忽略，因為有些小信號和高頻信號是不能直接把探頭加上去進行測量的。此外還要考慮其他一些相關因素，如板子層數，采用元器件的封裝外形，板子的機械強度，還有SMT的相關工藝要求等。在做PCB板子前，要做到心中有數。二。了解所用元器件的功能對布局布線的要求我們知道，有些特殊元器件在布局布線時有特殊的要求，比如模擬信號放大器對電源要求要平穩、紋波小。模擬小信號部分要盡量遠離功率器件。在小信號放大部分還專門加有屏蔽罩，把雜散的電磁干擾給屏蔽掉。對散熱問題必須在布局時就必須進行特殊考慮，若采用自然散熱，就要把芯片放在空氣流通比較順暢的地方

5、，而且散出來的熱量還不能對其它芯片構成大的影響。如果板子上裝有喇叭或其他大功率的器件，有可能對電源造成嚴重的污染這一點也應引起足夠的重視。三.元器件布局的考慮元器件的布局首先要考慮的一個因素就是電性能，把連線關系密切的元器件盡量放在一起，尤其對一些高速線，布局時就要使它盡可能的短，功率信號和小信號器件要分開。在滿足電路性能的前提下，還要考慮元器件擺放整齊、美觀，便于測試，板子的機械尺寸，插座的位置等也需認真考慮。高速系統中的接地和互連線上的傳輸延遲時間也是在系統設計時首先要考慮的因素。信號線上的傳輸時間對總的系統速度影響很大，特別是對高速的ECL（ECL電路是射極耦合邏輯（EmitterCou

6、pleLogic）集成電路的簡稱與TTL電路不同，ECL電路的最大特點是其基本門電路工作在非飽和狀態所以，ECL電路的最大優點是具有相當高的速度這種電路的平均延遲時間可達幾個毫微秒甚至亞毫微秒數量級這使得ECL集成電路在高速和超高速數字系統中充當無以匹敵的角色）電路，雖然集成電路塊本身速度很高，但由于在底板上用普通的互連線（每30cm線長約有2ns的延遲量）帶來延遲時間的增加，可使系統速度大為降低（.象移位寄存器），同步計數器這種同步工作部件最好放在同一塊插件板上，因為到不同插件板上的時鐘信號的傳輸延遲時間不相等，可能使移位寄存器產主錯誤，若不能放在一塊板上，則在同步是關鍵的地方，從公共時鐘源

7、連到各插件板的時鐘線的長度必須相等。電源與地線對于有多個IC的PCB要采用下面的方案：四傳輸線效應（跟我們現階段關系不大不做介紹）傳輸線會對整個電路設計帶來以下效應。反射信號Reflectedsignals延時和時序錯誤Delay&Timingerrors多次跨越邏輯電平門限錯誤FalseSwitching過沖與下沖Overshoot/Undershoot串擾InducedNoise(orcrosstalk)電磁輻射EMIradiation反射信號如果一根走線沒有被正確終結(終端匹配)，那么來自于驅動端的信號脈沖在接收端被反射，從而引發不預期效應，使信號輪廓失真。當失真變形非常顯著時可導致多種

8、錯誤，引起設計失敗。同時，失真變形的信號對噪聲的敏感性增加了，也會引起設計失敗。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身設計結果，還會造成整個系統的失敗。反射信號產生的主要原因：過長的走線；未被匹配終結的傳輸線，過量電容或電感以及阻抗失配。延時和時序錯誤信號延時和時序錯誤表現為：信號在邏輯電平的高與低門限之間變化時保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。通常在有多個接收端時會出現問題。電路設計師必須確定最壞情況下的時間延時以確保設計的正確性。信號延時產生的原因：驅動過載，走線過長。多次跨越邏輯電平門限錯誤信號在跳變的過程中可能多次跨越邏輯

9、電平門限從而導致這一類型的錯誤。多次跨越邏輯電平門限錯誤是信號振蕩的一種特殊的形式，即信號的振蕩發生在邏輯電平門限附近，多次跨越邏輯電平門限會導致邏輯功能紊亂。反射信號產生的原因：過長的走線，未被終結的傳輸線，過量電容或電感以及阻抗失配。過沖與下沖過沖與下沖來源于走線過長或者信號變化太快兩方面的原因。雖然大多數元件接收端有輸入保護二極管保護，但有時這些過沖電平會遠遠超過元件電源電壓范圍，損壞元器件。串擾串擾表現為在一根信號線上有信號通過時，在PCB板上與之相鄰的信號線上就會感應出相關的信號，我們稱之為串擾。信號線距離地線越近，線間距越大，產生的串擾信號越小。異步信號和時鐘信號更容易產生串擾。因

10、此解串擾的方法是移開發生串擾的信號或屏蔽被嚴重干擾的信號。電磁輻射EMI(Electro-MagneticInterference)即電磁干擾，產生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面。EMI表現為當數字系統加電運行時，會對周圍環境輻射電磁波，從而干擾周圍環境中電子設備的正常工作。它產生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進行EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數和邊界條件設置又很困難，這將直接影響仿真結果的準確性和實用性。最通常的做法是將控制EMI的各項設計規則應用在設計的每一環節，實現在設計各環節上的規則驅動和控制五。避免傳輸線效應的方法針

11、對上述傳輸線問題所引入的影響，我們從以下幾方面談談控制這些影響的方法。嚴格控制關鍵網線的走線長度如果設計中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應的問題。現在普遍使用的很高時鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個問題有一些基本原則：如果采用CMOS或TTL電路進行設計，工作頻率小于10MHz，布線長度應不大于7英寸。工作頻率在50MHz布線長度應不大于1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。對于GaAs芯片最大的布線長度應為0.3英寸。如果超過這個標準，就存在傳輸線的問題。合理規劃走線的拓撲結構解決傳輸線效應的另一個方法是選擇正確的布線路徑

12、和終端拓撲結構。走線的拓撲結構是指一根網線的布線順序及布線結構。當使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓撲結構，即菊花鏈(DaisyChain)布線和星形(Star)分布。對于菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信號特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實際設計中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應該是：StubDelay=Trt*0.1.例如，高速

13、TTL電路中的分支端長度應小于1.5英寸。這種拓撲結構占用的布線空間較小并可用單一電阻匹配終結。但是這種走線結構使得在不同的信號接收端信號的接收是不同步的。星形拓撲結構可以有效的避免時鐘信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。采用自動布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應和連線的特征阻抗相匹配。這可通過手工計算，也可通過CAD工具計算出特征阻抗值和終端匹配電阻值。在上面的兩個例子中使用了簡單的終端電阻，實際中可選擇使用更復雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號工作比較穩定的情況。這種方

14、式最適合于對時鐘線信號進行匹配處理。其缺點是RC匹配終端中的電容可能影響信號的形狀和傳播速度。串聯電阻匹配終端不會產生額外的功率消耗，但會減慢信號的傳輸。這種方式用于時間延遲影響不大的總線驅動電路。串聯電阻匹配終端的優勢還在于可以減少板上器件的使用數量和連線密度。最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優點是不會拉低信號，并且可以很好的避免噪聲。典型的用于TTL輸入信號(ACT,HCT,FAST)。此外，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選

15、：垂直方式和水平方式。垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會出現漂移，在最壞的情況下電阻成為開路，造成PCB走線終結匹配失效，成為潛在的失敗因素。抑止電磁干擾的方法很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復雜的設計采用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用表面積層技術Build-up設計制做PCB來實現。表

16、面積層通過在普通工藝PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低PCB的體積。PCB面積的縮小對走線的拓撲結構有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。其它可采用技術為減小集成電路芯片電源上的電壓瞬時過沖，應該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環路的輻射。當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源

17、層上時，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。如果沒有電源層，那么長的電源連線會在信號和回路間形成環路，成為輻射源和易感應電路。走線構成一個不穿過同一網線或其它走線的環路的情況稱為開環。如果環路穿過同一網線其它走線則構成閉環。兩種情況都會形成天線效應(線天線和環形天線)。天線對外產生EMI輻射，同時自身也是敏感電路。閉環是一個必須考慮的問題，因為它產生的輻射與閉環面積近似成正比。上面談到的是比較理論的內容，相信大家學的比較多，也比教容易理解。（20分鐘）我們重點

18、講PCB工藝規范（這方面就比較有經驗之談了）規范產品的PCB工藝設計，規定PCB工藝設計的相關參數，使得PCB的設計滿足方便生產、測試；能通過安規（UL、FCC、CCC等）和相關實驗室要求，在產品設計過程中，構建產品的工藝、技術、質量、成本（包括最佳經濟尺寸）等等。我們先了解下面幾個名詞：導通孔（via）：一種用于內層連接的金屬化孔，但其中并不用于插入元件引線或其它增強材料。盲孔（Blindvia）：從印制板內層僅延展到一個表層的導通孔。埋孔（Buriedvia）：未延伸到印制板表面的一種導通孔。過孔（Throughvia）：從印制板的一個表層延展到另一個表層的導通孔。元件孔（Componen

19、thole）：用于元件端子固定于印制板及導電圖形電氣聯接的孔。Standoff（SMT工藝）：表面貼器件的本體底部到引腳底部的垂直距離。一、元器件庫選型要求已有PCB元件封裝庫的選用應確認無誤PCB上已有元件庫器件的選用應保證封裝與元器件實物外形輪廓、引腳間距、通孔直徑等相符合。焊盤兩端走線均勻或熱容量相當焊盤與銅箔間以”米”字或”十”字形連接DIP器件管腳應與通孔公差配合良好，考慮公差可適當增加尺寸（特別是單面板），確保透錫良好。著錫面的焊盤形狀和大小要合理。元件的孔徑形成序列化，40mil以上按5mil遞加，即40mil、45mil、50mil、55mil；40mil以下按4mil遞減，即

20、36mil、32mil、28mil、24mil、20mil、16mil、12mil、8mil.器件引腳直徑與PCB焊盤孔徑的對應關系，以及二次電源插針焊腳與通孔回流焊的焊盤孔徑對應關系如表1：器件引腳直徑（D）PCB焊盤孔徑/插針通孔回流焊焊盤孔徑建立元件封裝庫存時應將孔徑的單位換算為英制（好多進口元器件資料是英制的），并使孔徑滿足序列化要求。新器件的PCB元件封裝庫存應確定無誤，PCB上尚無件封裝庫的器件，應根據器件資料建立元件封裝庫，并保證絲印庫與實物相符合，特別是新建立的電磁元件、自制結構件等元件庫是否與元件的資料（承認書、圖紙）相符合。新器件建立要考慮不同工藝（回流焊、波峰焊、通孔回流

21、焊）要求的元件庫。需過波峰焊的SMT器件要求使用表面貼波峰焊盤庫（提問，什么是紅膠工藝？采有紅膠工藝焊盤有什么要求？最后總結留給陳永國5分鐘）。軸向器件（DIP的電阻等）和跳線的引腳間距的種類應盡量少和標準化，以減少器件的成型和安裝工具。錳銅絲等作為測量用的跳線的焊盤要做成非金屬化，若是金屬化焊盤，那么焊接后，焊盤內的那段電阻將被短路，電阻的有效長度將變小而且不一致，從而導致測試結果不準確。除非實驗驗證沒有問題，否則不能選非表貼器件作為表貼器件使用。因為這樣可能需要手焊接，效率和可靠性都會很低。多層PCB側面局部鍍銅作為用于焊接的引腳時，必須保證每層均有銅箔相連，以增加鍍銅的附著強度，同時要有

22、實驗驗證沒有問題，否則雙面板不能采用側面鍍銅作為焊接引腳。二、基本布局要求1PCBA加工工序合理制成板的元件布局應保證制成板的加工工序合理，以便于提高制成板加工效率和直通率。PCB布局選用的加工流程應使加工效率最高。常用PCBA的6種主流加工流程如表2：波峰焊加工的制成板進板方向應在PCB上標明，并使進板方向合理，若PCB可以從兩個方向進板，應采用雙箭頭的進板標識（提問：波峰焊為什么要分進板方向？）。兩面過回流焊的PCB的BOTTOM面要求無大體積、太重的表貼器件需兩面都過回流焊的PCB，第一次回流焊接器件重量限制如下：A=器件重量/引腳與焊盤接觸面積片式器件：A0.075g/mm2翼形引腳器

23、件：A0.300g/mm2J形引腳器件：A0.200g/mm2面陣列器件：A0.100g/mm2若有超重的器件必須布在BOTTOM面，則應通過試驗驗證可行性。需波峰焊加工的單板背面器件不形成陰影效應的安全距離已考慮波峰焊工藝的SMT器件距離要求如下：不同類型器件的封裝尺寸與距離關系表（表4）：大于0805封裝的陶瓷電容或玻璃體貼片二極管，布局時盡量靠近傳送邊或受應力較小區域，其軸向盡量與進板方向平行（圖4），波峰焊的PCB盡量不使用1825以上尺寸的陶瓷電容。進板方向減少應力，防止元件崩裂受應力較大，容易使元件崩裂經常插拔器件或板邊連接器周圍3mm范圍內盡量不布置SMD，以防止連接器插拔時產生

24、的應力損壞器件。如圖5：連接器周圍3mm范圍內盡量不布置SMD過波峰焊的表面貼器件的standoff（在回流焊的工藝流程里，有個環節叫點膠，簡單點說就是用膠水粘住器件，然后加熱讓錫膏融化，這樣就把器件焊好了。但是這個過程對器件有要求，不是任何器件都可以粘住的，比如在板子背面，就不能粘太重的器件，器件如果太重，一方面膠水根本粘不住，另一方面即使粘住了在錫膏融化的時候也容易掉下來。在SMT制程里有個專業的名詞來描述這個過程對器件的要求，叫“standoff”，這個詞就是指器件本體（不是指焊盤，是指兩個焊盤中間的那部分）到PCB表面的垂直距離，這個值不能太大，如果太大就容易出現前面所說的情況。為了對

25、standoff值較大的器件進行補償，就需要縮短器件本體到PCB表面的距離，而在器件的兩個pin中間走線，恰好就可以達到這個效果，相當于把PCB表面“墊”高了。有時為了達到這個效果而在器件下面故意增加走線，這種走線稱之為“虛擬走線”）。符合規范要求過波峰焊的表面貼器件的standoff應小于0.15mm，否則不能布在B面過波峰焊，若器件的standoff在0.15mm與0.2mm之間，可在器件本體底下布銅箔以減少器件本體底部與PCB表面的距離。為保證過波峰焊時不連錫，背面測試點邊緣之間距離應大于1.0mm。過波峰焊的插件元件焊盤間距大于1.0mm為保證過波峰焊時不連錫，過波峰焊的插件元件焊盤邊

26、緣間距應大于1.0mm（包括元件本身引腳的焊盤邊緣間距）。優選插件元件引腳間距（pitch）2.0mm，焊盤邊緣間距1.0mm。在器件本體不相互干涉的前提下，相鄰器件焊盤邊緣間距滿足圖6要求：Min1.0mm插件元件每排引腳為較多，以焊盤排列方向平行于進板方向布置器件時，當相鄰焊盤邊緣間距為0.6mm-1.0mm時，推薦采用橢圓形焊盤或加偷錫焊盤（圖7）。BGA周圍3mm內無器件為了保證可維修性，BGA器件周圍需留有3mm禁布區，最佳為5mm禁布區。一般情況下BGA不允許放置背面（兩次過回流焊的單板地第一次過過回流焊面）；當背面有BGA器件時，不能在正面BGA5mm禁布區的投影范圍內布器件。貼

27、片元件之間的最小間距滿足要求機器貼片之間器件距離要求（圖8）：同種器件：0.3mm異種器件：0.13*h+0.3mm（h為周圍近鄰元件最大高度差）只能手工貼片的元件之間距離要求：1.5mm。元器件的外側距過板軌道接觸的兩個板邊大于、等于5mm（圖9）器件禁布區為了保證制成板過波峰焊或回流焊時，傳送軌道的卡抓不碰到元件，元器件的外側距板邊距離應大于或等于5mm，若達不到要求，則PCB應加工藝邊，器件外框與VCUT的距離0.5mm（現我們公司是采用分板機把拼板再分開，在生產中我們已經發現這樣的問題:PCB過不了分板機，下面請陳永國講我們要怎樣解決這個問題和PCBLAYOUT要注意的問題2分鐘）?？?/p>

28、調器件、可插拔器件周圍留有足夠的空間供調試和維修應根據系統或模塊的PCBA安裝布局，以及可調器件的調測方式，來綜合考慮可調器件的排布方向、調測空間；可插拔器件周圍空間預留，應根據鄰近器件的高度決定(有些設計人員把高元器件排在一起,如果是插件就不好插;如果是SMD,貼好了就不好拆,下烙鐵的空間都沒有)。所有的插裝磁性元件一定要有堅固的底座，禁止使用無底座插裝電感有極性的變壓器的引腳盡量不要設計成對稱形式安裝孔的禁布區內無元器件和走線（不包括安裝孔自身的走線和銅箔）設計和布局PCB時，應盡量允許器件過波峰焊接。選擇器件時盡量少選不能過波峰焊接的器件，另外放在焊接面的器件應盡量少，以減少手工焊接。裸

29、跳線不能貼板跨越板上的導線或銅皮，以避免和板上的銅皮短路，綠油不能作為有效的絕緣。布局時應考慮所有器件在焊接后易于檢查和維護。電纜的焊接端盡量靠近PCB的邊緣布置以便插裝和焊接（也要留有足夠的空間點膠），否則PCB上別的器件會阻礙電纜的插裝焊接或被電纜碰歪。多個引腳在同一直線上的器件，象連接器、DIP封裝器件、T220封裝器件，布局時應使其軸線和波峰焊方向平行。（圖11）較輕的器件如二級管和1/4W電阻等，布局時應使其軸線和波峰焊方向垂直。這樣能防止過波峰焊時因一端先焊接凝固而使器件產生浮高現象。（圖12）電纜和周圍器件之間要留有一定的空間，否則電纜的折彎部分會壓迫并損壞周圍器件及其焊點。有B

30、OTTOM面表貼器件需過波峰時，應確定貼裝阻容件與SOP的布局方向正確，SOP器件軸向需與波峰方向一致。SOP器件在過波峰尾端需接增加一對偷錫盤。尺寸滿足圖19要求。b.SOT器件過波峰盡量滿足最佳方向。SOJ、PLCC、QFP等表貼器件不能過波峰焊。過波峰焊的SOP之PIN間距大于1.0mm,片式元件在0603以上。2走線要求印制板距板邊距離：V-CUT邊大于0.75mm，銑槽邊大于0.3mm。為了保證PCB加工時不出現露銅的缺陷，要求所有的走線及銅箔距離板邊：VCUT邊大于0.75mm，銑槽邊大于0.3mm（銅箔離板邊的距離還應滿足安裝要求）。散熱器正面下方無走線（或已作絕緣處理）為了保證

31、電氣絕緣性，散熱器下方周圍應無走線（考慮到散熱器安裝的偏位及安規距離），若需要在散熱器下布線，則應采取絕緣措施使散熱器與走線絕緣，或確認走線與散熱器是同等電位。各類螺釘孔的禁布區范圍要求各種規格螺釘的禁布區范圍如以下表5所示(此禁布區的范圍只適用于保證電氣絕緣的安裝空間，未考慮安規距離，而且只適用于圓孔)：要增加孤立焊盤和走線連接部分的寬度（淚滴焊般），特別是對于單面板的焊盤，以避免過波峰焊接時將焊盤拉脫。腰形長孔禁布區如下表6：3固定孔、安裝孔、過孔要求過波峰的制成板上下需接地的安裝孔和定位孔應定為非金屬化孔。SMT焊盤邊緣距導通也邊緣的最小距離為10mil，若過孔塞綠油，則最小距離為6mi

32、l。SMT器件的焊盤上無導通孔（注：作為散熱用的DPAK封裝的焊盤除外）通常情況下，應采用標準導通孔尺寸標準導通孔尺寸（孔徑與板厚比1：6）如表7：過波峰焊接的板，若元件面有貼板安裝的器件，其底下不能有過孔或者過孔要蓋綠油。4基準點要求有表面貼器件的PCB板對角至少有兩個不對稱基準點（圖13）基準點用于錫膏印刷和元件貼片時的光學定位。根據基準點在PCB上的分別可分為拼板基準點、單元基準點、局部基準點。PCB上應至少有兩個不對稱的基準點?；鶞庶c中心距板邊大于5mm，并有金屬圈保護a.形狀：基準點的優選形狀為實心圓。b.大小：基準點的優選尺寸為直徑40mil1mil。c.材料：基準點的材料為裸銅或

33、覆銅，為了增加基準點和基板之間的對比度，可在基準點下面敷設大的銅箔(陳永國對基準點還有另一個要求,下面請他講為什要這樣要求2分鐘)。為了保證印刷和貼片的識別效果，基準點范圍內應無其它走線及絲印。需要拼板的單板，每塊單元板上盡量保證有基準點，若由于空間原因單元板上無法布下基準點時，則單元板上可以不布基準點，但應保證拼板工藝上有基準點。5絲印要求所有元器件、安裝孔、定位孔都有對應的絲印標號為了方便制成板的安裝，所有元器件、安裝孔、定位孔都有對應的絲印標號，PCB上的安裝孔絲印用H1、H2Hn進行標識。為了保證器件的焊接可靠性，要求器件焊盤上無絲印；為了保證搪錫的錫道連續性，要求需搪錫的錫道上無絲印

34、；為了便于器件插裝和維修，器件位號不應被安裝后器件所遮擋；絲印不能壓在導通孔、焊盤上，以免開阻焊窗時造成部分絲印丟失，影響訓別。絲印間距大于5mil。有極性元器件其極性在絲印圖上表示清楚，極性方向標記要易于辨認。有方向的接插件其方向在絲印上表示清楚。PCB文件上應有板名、版本號等制成板信息絲印，位置明確、醒目，并符和公司命名要求。6安規要求保險管的安規標識齊全保險絲附近是否有6項完整的標識，包括保險絲序號、熔斷特性、額定電流值、防爆特性、額定電壓值、英文警告標識。如F101F3.15AH,250Vac,“CAUTION：ForContinuedProtectionAgainstRiskofFi

35、re，ReplaceOnlyWithSameTypeandRatingofFuse”。若PCB上沒有空間排布英文警告標識，可英文警告標識放到產品的使用說明書中說明PCB上危險電壓區域標注高壓警示符PCB的危險電壓區域部分應用40mil寬的虛線與安全電壓區域隔離，并印上高壓危險標識和“DANGER!HIGHVOTAGE”。高壓警示符如圖16所示：PCB板安規標識應明確PCB板五項安規標識（UL、FCC認證標志、UL、FCC認證文件號、生產廠家、阻燃等級）齊全。PCB上加強絕緣隔離帶電氣間隙和爬電距離滿足要求，具體參數要求參見相關的?？扛綦x帶的器件需要在10N推力情況下仍然滿足上述要求。除安規電容

36、的外殼到引腳可以認為是有效的基本絕緣外，其它器件的外殼均不認為是有效絕緣，有認證的絕緣套管、膠帶認為是有效絕緣。7可測試性要求是否采用測試點測試（包含ICT）。PCB上應有兩個以上的定位孔(定位孔不能為腰形)。定位的尺寸應符合直徑為(35cm)要求。定位孔位置在PCB上應不對稱應有有符合規范的工藝邊不能將SMT元件的焊盤作為測試點測試點的位置都應在同一焊接面上(二次電源該項不作要求)測試點的形狀、大小應符合規范測試點建議選擇方形焊盤(選圓形亦可接受),焊盤尺寸不能小于1mm*mm。測試點應都有標注(以TP1、TP2.進行標注)。所有測試點都應已固化(PCB上改測試點時必須修改屬性才能移動位置)

37、。測試的間距應大于2.54mm或1.78mm。測試點與焊接面上的元件的間距應大于2.54mm。低壓測試點和高壓測試點的間距離應符合安規要求。測試點到PCB板邊緣的距離應大于125mil/3.175mm。測試點到定位孔的距離應該大于0.5mm,為定位柱提供一定凈空間。測試點的密度不能大于每平方厘米4-5個;測試點需均勻分布。電源和地的測試點要求。每根測試針最大可承受2A電流,每增加2A,對電源和地都要求多提供一個測試點。對于數字邏輯單板,一般每5個IC應提供一個地線測試點。對于ICT測試,每個網絡都要有測試點;對于功能測試,調整點、接地點、交流輸入、放電電容、需要測試的表貼器件等要有測試點。測試點不能被條形碼等擋住,不能被膠等覆蓋。如果單板需要噴涂”三防漆”,測試焊盤必須進行特殊處理,以避免影響探針可靠接觸。三、熱設計要求高熱器件應考慮放于出風口或利