1、第三章 雙極型邏輯電路的版圖設計雙極型半導體集成成電路的基本制作過程TTL/DTLSTTLECLI2L元件間需要制作電隔離區工藝兼容元件自然隔離采用硅平面工藝通過前一章的學習說明三者工藝上差別？學習要求理解等平面隔離工藝（LOCOS）掌握雙極型邏輯集成電路的設計集成晶體管的常用圖形集成電阻設計規則理解TTL電路版圖設計3.1 IC的開發流程IC的開發包括電路設計、元件設計、IC設計、IC工藝設計、IC制作和可靠性試驗等六個環節設計規則：工藝流水線給出的一組幾何參數和一組電學參數。3.2 雙極型IC的基本制造過程硅平面工藝在元器件間要做電隔離區線性/ECLTTL/DTLSTTL元器件間自然隔離主

2、要應用于I2L在制作雙極型集成電路時先要在硅片上制作各自電絕緣的“隔離島”基本的隔離工藝反偏PN結隔離全介質的V型槽隔離等平面的PN結-介質混合隔離典型的PN結隔離TTL工藝過程概要工藝名稱主要工藝參數工藝名稱主要工藝參數襯底材料P型硅；厚度600微米接觸孔光刻一次氧化溫度1100，4小時厚度1微米鋁襯底溫度：800濾層溫度12000掩埋層擴散1225度，As2O3，結深6微米，18小時鈍化12000度去氧化層HF；60秒外延層N型硅，6微米隔離擴散硼，1175度，2.5小時基區硼擴散，980度發射區磷擴散，1000度，15分鐘后續工序劃片貼片壓焊封裝測試分類篩選成品測試入庫課堂討論PN結隔離

3、雙極型SIC來說，襯底一般選用什么類型硅？襯底總是與電路中最低電位相連一般選用晶向輕摻雜的P型硅襯底電阻率一般在10歐姆.厘米左右3.2.1 PN結隔離工藝所有晶體管的集電極都作在外延層上PN結隔離工藝流程（按光刻掩膜順序）一次光刻：埋層擴散二次光刻：隔離結擴散三次光刻：集電極接觸穿透擴散四次光刻：基區擴散五次光刻：發射區擴散六次光刻：接觸孔七次光刻：電極布線P-N結隔離IC工藝工藝流程：襯底制備隔離光刻隱埋氧化隱埋光刻隱埋擴散外延淀積隔離氧化在分布及氧化基區擴散基區光刻基區氧化隔離擴散發射區光刻發射區生長中測壓焊塊光刻淀積鈍化層引線孔氧化引線孔光刻鋁淀積反刻引線磷穿透擴散掩模版和光刻掩模砷（

4、As）D：37微米A：717微米n+掩埋層p+隔離區p+隔離區np-襯底nn+掩埋層隔離擴散（濃硼）續基區以及基區擴散電阻（基區擴散掩模）集電極和N型電阻的接觸孔，以及外延層的反偏孔（發射區擴散掩模）形成金屬化內連線（接觸孔掩模、金屬化內連線掩模）n+掩埋層n+ P基區n+p+隔離區p+n+p+隔離區np-襯底nn+掩埋層課堂討論下面版圖的電路圖形式？典型的集成NPN管放大管模擬電路開關管數字電路工藝復合圖PN結隔離工藝局限性在高壓、高頻、抗核輻射的器件中不可用封裝和熱阻塑料、黑陶瓷或金屬-陶瓷封裝熱阻和器件的最高結溫（150度）3.2.2 等平面隔離工藝硅局部氧化法（見書上45頁）（LOCO

5、S：Local Oxidation Silicon）底部采用PN結隔離，側壁采用介質隔離等平面I等平面IIU型槽隔離技術改進摻雜方式：利用摻有所需雜質的多晶硅作為電極材料，形成圖3-6Si3N4SiO2O23.2.3 其他隔離工藝深（淺）槽隔離工藝DTI：Deep Trench IsolationSTI：Shallow Trench Isolation介質隔離工藝SiO2TTL或非門電路波形圖輸入信號：綠色、紅色輸出信號：藍色3.3 版圖設計與工藝設計版圖設計：按版圖設計規則和一定的工藝流程，把電子線路轉換成一張集成電路版圖（又稱工藝復合圖標示為GDSII和CIF文件）進而制作出一套供生產投片

6、用的光刻掩膜版。橫向尺寸、縱向尺寸外延層摻雜濃度和厚度直接影響到結電容、擊穿電壓、集電極串聯電阻、飽和壓降發射區擴散和基區擴散決定的基區寬度決定了電流放大倍數和特征頻率設計過程制定具體的工藝參數、設計規則和電路圖劃分隔離區確定器件方案，設計出圖形和尺寸驗證、布圖刻出掩模原圖PN結隔離的雙極型集成電路版圖設計3.4 集成NPN管的設計縱向NPN管的縱向結構與雜質分布（圖3-7）材料：襯底材料（遷移率）導電類型：P型Cz-Si晶向：111電阻率：85cm缺陷：無位錯，無微缺陷外延層導電類型：N型電阻率：0.15 cm厚度：埋層摻雜劑：Sb、As雜質濃度掩埋層：1018/cm3發射區擴散：1021/

7、cm3基區擴散：1019/cm3厚度：集電結：2.5微米 發射結：1.5微米 基區寬度：1微米 外延層厚度：10微米面積的估算（截面圖）耐壓性、頻率特性噪聲系數、電流等等3.4.1 （1）擊穿電壓由于襯底總是接在電路的最低電位，故CS結一般總是承受電路中的最高反向電壓由于襯底的電阻一般很高，故CS結的擊穿電壓是最高的擊穿電壓VB=60(Eg/1.1)3/2(NBC/1016)-3/4禁帶寬度，襯底（低摻雜側）的雜質濃度外延層電阻率：0.1cm計算得BVCBO=20V外延層不能太薄（2） 頻率特性（計算公式見3-2式）特征頻率：在共發射極短路電流放大系數下降到1時的頻率，fT最高震蕩頻率：當晶體

8、管的功率增益隨頻率的升高而下降到1（0分貝）時的頻率（公式如3-4式）（3） 最大工作電流晶體管電流放大系數開始時隨發射極電流的增加而增加，但當IE大于某一個值時，IE再增大，將會下降。這個臨界的IE值（或相應的IC值）就稱為晶體管的最大工作電流，用IEmax或ICmax來表示。IEmax=LE發射極電流的趨邊效應（基極電阻的自編制效應）：只有在靠近基區這一邊的基極電流大。版圖上采用增加發射區的有效長度。（4） 集電極串聯電阻rCS通過前面一章中晶體管的寄生效應和電路分析可得，為了保證VOL就要求減少rCS采用低阻率薄外延層、隱埋層增大發射區長度，增大集電區接觸孔的周長，縮小集電極接觸孔與發射

9、區之間的距離采用集電極接觸孔磷穿透工藝3.4.2 集成晶體管的常用圖形見49頁圖3-83-12（集成NPN晶體管常用圖形）單發射極、單基極、單集電極版圖發射區的有效長度較短 - IEmax較小面積較小，具有較高的特征頻率單基極基區電阻大雙基極條形版圖允許通過的最大電流較大特征頻率較低，最高振蕩頻率較高帶有加大集電極面積的版圖減少集電極串聯電阻飽和壓降降低，可通過較大電流一般用作輸出管（輸出電阻低、電流大）功率管的版圖采用梳狀發射極和基極結構，減少發射區的趨邊效應的影響多發射極管的版圖“長脖子基區”結構可有效地減小反向漏電流“均壓條”結構，避免各發射區不同集成電路中的PNP管種類橫向PNP襯底P

10、NP橫向PNP管工藝兼容寄生晶體管獲得盡可能大的發射區側面積和底面積之比采用隱埋層電學特性直流電流放大系數（基區寬度、發射區濃度、表面復合）特征頻率襯底PNP管應用上受限制3.5 集成二極管、SBD和肖特基晶體管3.5.1集成二級管六種類型的二極管（圖3-13、圖3-14）不增加IC的工序，且設計二級管的特性多樣化最常用的為BC結短接的晶體管作為二極管3.5.2肖特基勢壘二極管（SBD）和肖特基晶體管SBD圖形設計考慮減小結電容、SBD串聯電阻 - 面積要小提高反向擊穿電壓，降低漏電流 - 保護環、覆蓋電極（終端技術）肖特基晶體管（見圖3-20、3-21、3-36）3.6 集成電阻器3.6.1

11、硼擴散電阻器（最廣泛采用）等效電路圖（圖2-7），適用于電阻值要求誤差不高，只要求電阻比值誤差小的電路（TTL）R=RL/W R =/xj=1/(q0 xj(x)Nb(x)dx）100300/，相對誤差可控制在20電阻的版圖與阻值計算常用電阻圖形有胖形、瘦形、折疊形三種，見圖3-2。范圍一般在5050k修正后公式：R=R(L/W+2K1+nK2)K1為端頭修正因子0.350.65K2為拐角修正因子0.5可簡化為書上3-9式 *硼擴散電阻器的功率限制功耗 - 散熱性能 - 電路性能最大功耗=電流的平方電阻IWmax=(PAmax/R)1/2電流只與薄層電阻R有關，從上式可以計算出電阻條的最小寬度

12、硼擴散電阻的設計原則工藝修正因子C=1.21.25橫向擴散：Weff=W+mXjc 例子：已知電路封裝限制的功耗PAmax=8X10-6W/m2，若R =200/流過R=30K電阻的電流I=4mA。求電阻的最小寬度Wmin?L的確定接觸孔的面積、電阻條間距3.6.2 其它集成電阻器磷擴散電阻器（圖3-27）R 很小。電子導電，且重摻雜，25/用于避免鋁線交叉，稱為“磷橋”注意：應用中的位置、電位隱埋層電阻器利用隱埋層作電阻，R 較小。20 /R=外延電阻+隱埋層電阻（寄生效應的利用），可作為TTL管中的R5基區溝道電阻器（基區致窄電阻如圖3-30）510k /，做大電阻擊穿電壓較小、阻值誤差大

13、、溫度系數大外延層體電阻（圖3-31）一種能承受高工作電壓的高值電阻R=cL/(DW)，外延層電阻率：c2k/，適用于做幾十千歐姆的電阻，溫度系數高離子注入電阻器注入硼能精確控制在500 /200k/范圍內溫度系數較小，比基區擴散電阻低4倍注入n型雜質 500 /1k/集成電容器PN結電容寄生效應平板電容MOS電容器金屬-氧化物-金屬通常電容值很小，占面積大3.7 版圖設計的一般規則版圖設計必須與線路設計、工藝設計、工藝水平相適應工藝條件、器件物理、電路原理以及測試方式3.7.1版圖設計的準備工作：1、了解工藝現狀、確定工藝路線2、解剖同類型的IC產品3.7.2 一般規則設計原則：充分利用硅片

14、（晶圓）面積隔離區的數目盡可能少隔離框面積約占管芯面積的三分之一集電極電位相同的晶體管可放在同一隔離區，二極管同上全部電阻可以放在同一隔離區，但要注意引線的方向引出線的壓焊塊放在隔離區內防止各種寄生效應隔離槽要接電路最負電位，電阻島的外延層接最高電位輸入與輸出端應盡可能遠離發熱元件置于芯片中央設計鋁條時的注意事項布線層短而寬布線不相交。可通過多發射極管的發射區間距或發射區與基區間距，也可從電阻上穿過；采用“磷橋”穿接，但要注意引入附加電阻且不允許加在地線上；采用多層布線；焊點的分布合理保證元件的對稱性幾何結構盡可能對稱；參數相近的元件放在相鄰區域接地孔盡可能開大些沿隔離槽走線，多開孔電源孔也應

15、盡可能開大些（短而寬）集電極等擴磷孔應比其他接觸孔大鋁條適當蓋住接觸孔過載能力，避免使用易損壞的元件確定光刻的基本尺寸。最關鍵的是發射極接觸孔的尺寸和套刻間距最小圖形就是發射極接觸孔的寬度舉例：外延層電阻率、外延層厚度、集電結結深、隱埋薄層電阻、基區薄層電阻、發射區薄層電阻、發射去接觸孔尺寸、基區接觸孔尺寸、集電區接觸孔寬度、電阻條寬度、鋁條覆蓋接觸孔、鋁條寬度、鋁條間距、發射區和基極間距、接觸孔距基極和發射極間距、接觸孔距集電極和隔離槽的距離、相鄰電阻條間距、壓焊塊尺寸、壓焊塊之間間距3.8 微電子測試圖形技術工藝測試圖形工藝設計、工藝分析和診斷工作，還可用于提高早期制造階段的成品率雙極型I

16、C測試圖應包括掩膜識別、對準標記、典型尺寸的晶體管、硼擴電阻、基區致窄電阻的圖形，以及能測試各次擴散層電阻的圖形3.9 雙極型邏輯IC版圖設計舉例TTL電路版圖設計舉例隔離區：T1，T2，T3，T5，D1，R3，R1R2R5，7個壓焊塊，兩個測試圖形。共計16個隔離區對準用的檢測圖形測試用的圖形討論：掩膜版的數目？（2）ECL版圖設計圖3-38、圖3-39以及圖3-40采用磷穿透工藝輸入管采用雙基極條結構輸出管采用梳妝結構劃分隔離區：可以把輸入管放在同一隔離區內；T4需要單獨在一個隔離區；T5、T6管放在同一隔離區；LSTTL工藝、版圖設計采用泡發射極工藝。縮小發射極大小，從而減小晶體管尺寸，

17、降低寄生電容輸入肖特基鉗位二極管和導引肖特基二極管都采用帶p型保護環的圖形（圖3-37）六管單元與非門各管工作狀態不用SCT結構的晶體管劃分隔離區LSTTL電路的版圖設計采用PN結隔離工藝基本參數P型襯底、隱埋層、隔離擴散、外延層基區擴散、離子注入硼電阻發射極、鋁層設計規則最小套刻間距最小開孔圖形到隔離槽最小間距基極接觸孔到發射區擴散孔最小間距基區擴散孔到基極接觸孔最小間距集電區到基區接觸孔最小間距發射區到基區擴散孔最小間距基區擴散條之間的最小間距肖特基孔到發射區擴散孔最小間距最小基區條寬最小隔離槽寬最小鋁條寬鋁條間最小距離課堂討論21頁 圖2-16 LSTTL電路的隔離區如何劃分？雙極型數字

18、IC小結名詞術語fabless、foundry、IDM、集成度、特征尺寸、電路優值、pn結隔離有源寄生、無源寄生效應、薄層電阻、有效發射極的長度典型數據TTL電路、FAST電路、ECL電路特性高電平VOH、低電平VOL的定義單位LE的最大工作電流噪聲容限電路類型VOLVOH工作狀態TTL0.3伏2.4伏飽和或截止LSTTL0.45伏2.4伏飽和或截止ECL-1.7伏-0.98伏放大區或截止典型電路圖2-1、圖2-9、圖2-16、圖2-32、圖2-33版圖：圖3-8、圖3-19、圖3-22（電阻的計算方法）、圖2-37版圖設計規則NPN的Pspice模型.model npn2x1 npn IS=6.1E-18 NC=1.6000 VJC=.4 BF=195 MJC=.2 NF=1.0080 RE=60 CJS=123E-15 VAF=45 RB=600 VJS=.5 IKF=10.000E-3 RC=250 MJS=.1 ISE=1.300E-18 RBM=100 TF=10E-12 NE=1.9000 IRB=8E-6 XTF=25 BR=9 CJE=11.0000E-15 VTF=2