1、第五章 常用時(shí)序集成電路及其應(yīng)用 第一節(jié) 計(jì)數(shù)器 第二節(jié) 寄存器 第三節(jié) 序列碼發(fā)生器 第四節(jié) 時(shí)序模塊的應(yīng)用 小結(jié)精1第一節(jié) 計(jì)數(shù)器按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。按進(jìn)位制，分為模2、模10和任意模計(jì)數(shù)器。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。用來計(jì)算輸入脈沖數(shù)目計(jì)數(shù)器的分類動(dòng)畫計(jì)數(shù)器精2部分常用集成計(jì)數(shù)器 第一節(jié) 計(jì)數(shù)器精3 四位二進(jìn)制同步計(jì)數(shù)器第一節(jié) 計(jì)數(shù)器 四位二進(jìn)制可逆計(jì)數(shù)器 中規(guī)模異步計(jì)數(shù)器精4一、四位二進(jìn)制同步計(jì)數(shù)器（二） 四位二進(jìn)制同步計(jì)數(shù)器74163（一） 四位二進(jìn)制同步計(jì)數(shù)器74161（三） 74161/74163功能擴(kuò)展精5（一

2、）四位二進(jìn)制同步計(jì)數(shù)器74161 內(nèi)部由四個(gè)主從JK觸發(fā)器和控制電路構(gòu)成。邏輯符號 符號輸入中R端有效，在此輸入為低電平時(shí)，輸出為0，稱之為異步清零。端子輸入端用R說明。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3 符號中LD端為有效時(shí)，此端引入線為低時(shí)，且時(shí)鐘CP上升沿時(shí)，將輸入端數(shù)字送到輸出端。同步預(yù)置。D0D1D2D3此端輸入信號用LD表示。時(shí)鐘輸入信號用CP表示。 當(dāng)CP上升沿, 并且CTT和CTP 有效時(shí)，計(jì)數(shù)器加1計(jì)數(shù)。CTP、CTT：可作為使能端和多片級聯(lián)使用。 當(dāng)Q3 Q2 Q1 Q0=1111 時(shí)，且CTT等于1時(shí), 控制輸出端CO輸出有效高電平。CO74161

3、RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO精674161外引線功能端排列圖 （一）四位二進(jìn)制同步計(jì)數(shù)器74161 741611R2CP3D04D15D26D37CTT8GNDUCC 16CO 15Q0 14Q1 13Q2 12Q3 11CTP 10LD 974161功能表 Q3 Q2 Q1 Q0輸 入輸 出CPRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持 11 0 保持 11 0 計(jì)數(shù) 11 1 1 1)異步清除：當(dāng)R=0，輸出“0000”狀態(tài)，與CP無關(guān)。2)同步預(yù)置：當(dāng)C=1，LD=0，在CP上升沿

4、時(shí)，輸出端反映輸入數(shù)據(jù)的狀態(tài)。3)保持：當(dāng)R=LD=1時(shí)，CTP或CTT有一個(gè)無效，各觸發(fā)器均處于保持狀態(tài)。 4)計(jì)數(shù)：當(dāng)LD = R = CPT= CTT =1時(shí)，按二進(jìn)制自然碼計(jì)數(shù)。 若初態(tài)為0000,15個(gè)CP后，輸出為“1111”，進(jìn)位CO = CTTQ3Q2Q1Q0 =1。第16個(gè)CP作用后，輸出恢復(fù)到0000狀態(tài)，CO = 0。 精7用VHDL實(shí)現(xiàn)74161 LIBRARY IEEEUSE IEEE.std_logic_1164.all;USE IEEE.std_logic_arith.all;ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CT

5、T:IN STD_LOGIC; D:IN UNSIGNED (3 DOWNTO 0); Q:OUT UNSIGNED (3 DOWNTO 0); CO:OUT STD_LOGIC);END v74LS161;ARCHITECTURE v74LS161_arch OF v74LS161 IS SIGNAL IQ: UNSIGNED (3 DOWNTO 0);BEGIN PROCESS (CP,CTT,CR_L) 中間信號IQ是為了交換中間數(shù)據(jù)。如果直接用輸出Q，那么定義的輸出必須為緩沖而不是輸出。 （一）四位二進(jìn)制同步計(jì)數(shù)器74161 BEGIN IF CR_L=0 THEN IQ 0); EN

6、D IF; IF (CPEVENT AND CP=1) THEN IF LD_L=0 THEN IQ = D; ELSIF (CTT AND CTP)=1 THEN IQ = IQ+1 END IF; IF (IQ=15) AND (CTT=1) THEN CO = 1; ELSE CO = 0; END IF; END IF； Q =IQ; END PROCESS;END v74LS161_arch; CR_L表示清零信號且為低電平有效。 CP上升沿有效。 精8（二）四位二進(jìn)制同步計(jì)數(shù)器74163 74163功能表74161功能表Q3 Q2 Q1 Q0輸 入輸 出CPRLDCTPCTTD3

7、D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持 11 0 保持 11 0 計(jì)數(shù) 11 1 1 (1)外引線排列和 74161相同。(2)置數(shù)，計(jì)數(shù)，保持功能與74161相同。(3)清零功能與74161不同。特點(diǎn)： 74163采用同步清零方式：當(dāng)R =0時(shí)，且當(dāng) CP 的上升沿來到時(shí),輸出Q0Q1Q2Q3 才全被清零。精9CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO比較四位二進(jìn)制同步計(jì)數(shù)器同步預(yù)置保持計(jì)數(shù)7416374161同步預(yù)置保持計(jì)數(shù)異步清零 同步清零精1

8、0連接成任意模M 的計(jì)數(shù)器(1) 同步預(yù)置法(2) 反饋清零法(3) 多次預(yù)置法(三）74161/ 74163功能擴(kuò)展精11Q0Q1Q2Q301101 態(tài)序表 計(jì)數(shù) 輸 出 N Q3 Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例1:設(shè)計(jì)一個(gè)M=10的計(jì)數(shù)器。方法一: 采用后十種狀態(tài)CO=10(1) 同步預(yù)置法1CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3COCORLDCTTCTPCPf1101100

9、110f/10精12例2: 同步預(yù)置法設(shè)計(jì) M=24 計(jì)數(shù)器。00011000010000000（24）10=（11000）2需 兩 片初態(tài)為：0000 0001終態(tài)：0001100000001000精13連接成任意模M 的計(jì)數(shù)器(1) 同步預(yù)置法(2) 反饋清零法(3) 多次預(yù)置法(三）74161/ 74163功能擴(kuò)展精14例3: 分析圖示電路的功能。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0 采

10、用741610000011（2）反饋清零法 態(tài)序表 N Q3 Q2 Q1 Q0精15連接成任意模M 的計(jì)數(shù)器（1）同步預(yù)置法（2）反饋清零法（3）多次預(yù)置法（三）74161/74163功能擴(kuò)展 精16M=10 計(jì)數(shù)器 態(tài)序表 N Q3 Q2 Q1 Q00 0 0 0 0(3)多次預(yù)置法例4: 分析電路功能。2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09 1 1 1 11 0 1 0 06 1 1 0 000100011精17例5：用VHDL語言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。LIBRARY IEEE;USE IEEE.STD_LOGIC

11、_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT10 IS; PORT(CLK:IN STD_LOGIC; DATE_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END COUNT10;DATE_OUTCOUNT10CLK精18ARCHITECTURE COUNT10_ARC OF COUNT10 IS;BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN END PROCESS;END COUNT10_ARC;主程序中間變量TEM

12、P（3）到TEMP（0）對應(yīng)輸出Q3Q2Q1Q0例5：用VHDL語言設(shè)計(jì)多次預(yù)置的十進(jìn)制電路。WAIT UNTIL CLKEVENT AND CLK=1 ; IF TEMP=“1111” THEN TEMP=“0000” ELSIF TEMP(2)=0 THEN TEMP(2 DOWNTO 0):=“100”; ELSE TEMP:=TEMP+1; END IF;DATE_OUT=TEMP; 計(jì)數(shù)到Q2=0狀態(tài)時(shí)，則呈置數(shù)狀態(tài)，下一個(gè)脈沖到來后，置Q2Q1Q0=“100”，Q3維持不變。其它情況按照8421碼計(jì)數(shù)。 計(jì)數(shù)到1111狀態(tài)時(shí)，下一個(gè)脈沖回到0000狀態(tài)。精19 若干片同步計(jì)數(shù)器組成

13、同步計(jì)數(shù)鏈時(shí)，就要利用計(jì)數(shù)控制端CTT、CTP傳遞進(jìn)位信號。 （4）同步計(jì)數(shù)器的級聯(lián) 高位片計(jì)數(shù)的條件是：只有等低位片輸出為全1，其進(jìn)位輸出CO=1時(shí)才能使高位片在輸入下一個(gè)計(jì)數(shù)脈沖后接收進(jìn)位信號開始計(jì)數(shù)，否則只能為保持狀態(tài)。 精20三、中規(guī)模異步計(jì)數(shù)器二、四位二進(jìn)制可逆計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器第二節(jié) 計(jì)數(shù)器精213和G3相關(guān)聯(lián)。D A:數(shù)據(jù)輸入，從高位低位。QD QA :數(shù)據(jù)輸出， 從高位低位。1. 邏輯符號二、四位二進(jìn)制可逆計(jì)數(shù)器74193 R=1時(shí)，高電平有效，輸出清零。 只要DN為高電平有效，UP上升沿到時(shí)，加1計(jì)數(shù)。反之， 只要UP 高電平有效， DN上升沿到時(shí)，減1計(jì)數(shù)。 即

14、雙時(shí)鐘輸入。 LD當(dāng)?shù)碗娖綍r(shí)，數(shù)據(jù)從輸入到輸出，且異步預(yù)置。 減到最小值時(shí)產(chǎn)生借位信號QCB=0 加到最大值時(shí)產(chǎn)生進(jìn)位信號QCC=0CO=0BO=074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD精2274193功能表二、四位二進(jìn)制可逆計(jì)數(shù)器74193 0 0 0 0 1 A B C D 0 0A B C D 加法計(jì)數(shù)1 0 1 減法計(jì)數(shù)1 0 1 保持11 0 1 QA QB QC QD輸 入U(xiǎn)PDN RLDA B C D輸 出精23 連接成任意模M 的計(jì)數(shù)器(1) 接成M16的計(jì)數(shù)器2. 74193功能擴(kuò)展二、四位二進(jìn)制可逆

15、計(jì)數(shù)器74193 精2474LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例6：用74193設(shè)計(jì)M=9 計(jì)數(shù)器。方法一:采用異步預(yù)置、加法計(jì)數(shù)（1）接成M16的計(jì)數(shù)器 態(tài)序表 N QD QC QB QA0110CO=001f0110精2574LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD方法

16、二:采用異步預(yù)置、減法計(jì)數(shù)01 0 0 111 0 0 020 1 1 130 1 1 040 1 0 150 1 0 060 0 1 170 0 1 080 0 0 190 0 0 0例7：用74193設(shè)計(jì)M=9 計(jì)數(shù)器。 態(tài)序表N QD QC QB QA（1）接成M16的計(jì)數(shù)器1001BO=00f 11001精26 連接成任意模M 的計(jì)數(shù)器(1) 接成M16的計(jì)數(shù)器2. 74193功能擴(kuò)展二、四位二進(jìn)制可逆計(jì)數(shù)器74193 精27例8: 用74193設(shè)計(jì)M=147 計(jì)數(shù)器。方法一:采用異步清零、加法計(jì)數(shù)。M = (147)10 =(10010011)2需要兩片74193（2）接成M16的計(jì)

17、數(shù)器1100100100000000精28M = (147)10 =(10010011)21001110011001001例9:用74193設(shè)計(jì)M=147 計(jì)數(shù)器（2）接成M16的計(jì)數(shù)器方法二:采用減法計(jì)數(shù)、異步預(yù)置、 利用BO端。精29三、中規(guī)模異步計(jì)數(shù)器二、四位二進(jìn)制可逆計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器第二節(jié) 計(jì)數(shù)器精30(1) 觸發(fā)器A：模2 CPA入QA出(2) 觸發(fā)器B、C、D：模5異步計(jì)數(shù)器。 CPB 入QD QB出1 . 邏輯符號三、異步計(jì)數(shù)器74290QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQA

18、QBQCCPACPB S9（1）、S9（2）有效。 不管R0（1）、R0（2）是否有效，數(shù)據(jù)輸出端為1001。 S9（1）、S9（2）有一個(gè)無效。 R0（1）、R0（2）輸入高電平，數(shù)據(jù)輸出端清零。0000(3)計(jì)數(shù)：當(dāng)R0（1）、R0（2）及S9（1）、S9（2）有低電平時(shí)，且當(dāng)有CP下降沿時(shí)，即可以實(shí)現(xiàn)計(jì)數(shù)。 在外部將QA和CPB連接構(gòu)成8421BCD碼計(jì)數(shù)。 f 從CPA入，輸出從QD QA出。f 在外部將QD和CPA連接構(gòu)成5421BCD碼計(jì)數(shù)。 f 從CPB入，輸出從QAQD QC QB出。f精31 0 0 計(jì) 數(shù) 0 0 0 0 0 0 三、異步計(jì)數(shù)器74290輸 入 輸 出CP

19、R0(1) R0(2) S9(1) S9(2) QA QB QC QD 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1精32QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB例 1：采用74290 設(shè)計(jì)M=6計(jì)數(shù)器。方法一：利用R端00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 001100000 M=6 態(tài)序表N QA QB QC QD精33QD74LS290R0（1）CPAR0(1)QAQBQCR0

20、(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQC例 2：采用74290 設(shè)計(jì)M=7計(jì)數(shù)器。 M=7 態(tài)序表 N QA QB QC QD00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 071 0 0 1方法二：利用S 端01101001CPACPB精34例 3：用74290 設(shè)計(jì)M=10計(jì)數(shù)器。 M=10 態(tài)序表 NQAQDQC QB00 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0要求：采用54

21、21碼計(jì)數(shù)fQD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB精35CPA74LS290（2）R0（1）CPACPBR0（2）S9（1）S9（2）QDQAQBQCCPBCPA74LS290（1）R0（1）CPACPBR0（2）S9（1）S9（2）QDQAQBQCCPBQ0Q1Q2Q3Q4Q5Q6Q7例 4：用74290 設(shè)計(jì)M=88計(jì)數(shù)器。方法三：采用兩片74290級聯(lián)01精36寄存器移位寄存器單向移位寄存器雙向移位寄存器第三節(jié) 寄存器用來存放數(shù)據(jù)一、寄存器的分類精37 R=0時(shí)，表示此信號為低

22、電平時(shí)，四個(gè)觸發(fā)器的輸出為零，是異步清除。（一）中規(guī)模寄存器74175 四個(gè)觸發(fā)器構(gòu)成的寄存器。 CP信號是時(shí)鐘，且上升沿有效。1.邏輯符號 2.功能二、寄存器精38 假設(shè)4是低位寄存器，1是高位寄存器。由D觸發(fā)器的特性方程可知： 在移位脈沖的作用下，低位觸發(fā)器的狀態(tài)送給高位，作為高位的次態(tài)輸出。左移寄存器精39欲存入數(shù)碼1011：1011采用串行輸入 只有一個(gè)數(shù)據(jù)輸入端？解決的辦法：在 4個(gè)移位脈沖的作用下 ，依次送入數(shù)碼。左移寄存器：先送高位，后送低位。右移寄存器：先送低位，后送高位。由于該電路為一左移寄存器，數(shù)碼輸入順序?yàn)椋?011精40欲存入數(shù)碼1011，即D1D2D3D4= 1011

23、1011精4174LS195RJLDKRLOADCPQ0Q1Q2Q3D0CP Q3JD1D2D3KQ0Q1Q2Q3Q3D0D1D2D32. 功能1. 邏輯符號（二）四位單向移位寄存器74195(1) 清零：信號R=0時(shí),將輸出寄存器置“0000” (當(dāng)?shù)碗娖綍r(shí)。(2) 送數(shù)： LOAD=0時(shí)（低電平），CP的上升沿到，將輸入端數(shù)據(jù)送到輸出，即當(dāng)R=1，當(dāng)CP 時(shí)，執(zhí)行并行送數(shù)。(3) 右移：即當(dāng)R=1，LOAD=1時(shí)， CP上升沿時(shí)，將輸出端數(shù)據(jù)向高位移一次，即當(dāng)CP 時(shí)，執(zhí)行右移： 輸出Q0由J、K決定, Q0Q1， Q1Q2 ，Q2Q3。Q3溢出精4274195功能表（二）四位單向移位寄存

24、器74195輸 入 輸 出0 X X X X X X 0 0 0 0 1 0 d0 d3 X X d0 d1 d2 d3 d31 0 1 X X X X Q0n Q1n Q2n Q3n Q3n1 1 X X 0 1 Q0n Q0n Q1n Q2n Q2n 1 X X 0 0 Q0n Q1n Q2n Q2n1 1 X X 1 1 Q0n Q1n Q2n Q2n1 1 X X 1 0 Q0n Q1n Q2n Q2n R CP LOAD D0 D3 J K Q0n+1 Q1n+1 Q2n+1 Q3n+1 Q3n+101Q0精432. 功能1. 邏輯符號（三）四位雙向移位寄存器74194(1) 清零：

25、 信號R =0時(shí)(當(dāng)?shù)碗娖綍r(shí)),將輸出寄存器置“0000”, 優(yōu)先級最高。(2) 送數(shù)：當(dāng)R=1，MA=MB=1時(shí)，當(dāng)CP 時(shí)，即CP的上升沿，將輸入端數(shù)據(jù)送到輸出，執(zhí)行并行送數(shù)。(3) 保持：MA和MB為低電平時(shí)，保持輸出狀態(tài)不變。(4)右移: MA為高, MB為低電平時(shí)，且CP的上升沿，將輸出端數(shù)據(jù)向右位移一次，即當(dāng)R=1，MA=1,MB=0時(shí)，當(dāng)CP 時(shí)，執(zhí)行右移：輸出Q0由DSR決定, Q0Q1，Q1Q2 ，Q2Q3。(5)左移: MA為低,MB為高電平時(shí)，且CP的上升沿，將輸出端數(shù)據(jù)向左位移一次，即當(dāng)R=1，MA=0,MB=1時(shí)，當(dāng)CP 時(shí)，執(zhí)行左移：輸出Q3由DSL決定, Q3Q2

26、，Q2Q1 ，Q1Q0。 Q0溢出。CPMB74LS194RCP RMAQ0Q1Q2Q3AMAADSRDSRBCDBDSLCDDSLMBQ0Q1Q2Q3精44（三）四位雙向移位寄存器7419474194功能表 輸 入 輸 出0 X X X X X X X 0 0 0 0 X d0 d3 1 1 X d0 d1 d2 d3 1 0 X X X X X X Q0n Q1n Q2n Q3n 1 1 X X 0 1 X Q0n Q1n Q2n 0 X X 0 1 X Q0n Q1n Q2n 1 X X X 1 0 1 Q1n Q2n Q3n X X X 1 0 0 Q1n Q2n Q3n 1 X X

27、X X 0 0 X Q0n Q1n Q2n Q2n R CP DSR D0 D3 MB MA DSL Q0n+1 Q1n+1 Q2n+1 Q3n+11010精45LIBRARY IEEE USE IEEE.std_logic_1164.all; ENTITY vshiftreg IS PORT (CP，R，DSR,DSL:IN STD_LOGIC; S: STD_LOGIC_VECTOR (2 DOWNTO 0); -FUNCTION SELECT D: STD_LOGIC_VECTOR (7 DOWNTO 0); -DATA IN Q:OUT STD_LOGIC_VECTOR (7 DOWN

28、TO 0) ); -DATA OUTEND vshiftreg; ARCHITECTURE vshiftreg_arch OF vshiftreg IS SIGNAL IQ: STD_LOGIC_VECTOR (7 DOWNTO 0); BEGIN 用VHDL程序?qū)崿F(xiàn)8位移位寄存器 定義一個(gè)中間信號IQ （三）四位雙向移位寄存器74194精46 PROCESS(CP,R,IQ) BEGIN IF ( R=1) THEN IQ 0); -異步清除 ELSIF (CPEVENT AND CP=1) THEN CASE CONV_INTEGER(S) IS WHEN 0 = NULL; -保持 WH

29、EN 1 = IQ IQ IQ IQ IQ IQ IQ NULL; END CASE; END IF; Q = IQ; END PROCESS; END vshiftreg_arch; R信號為異步清零，不考慮CP信號。 用CONV_INTEGER將S所屬數(shù)據(jù)類型STD_LOGIC_VECTOR轉(zhuǎn)換到整數(shù)類型。 根據(jù)MA、MB、MC的值，用CASE語句描述了8種移位操作。 在CASE語句中，用WHEN OTHERS覆蓋沒有考慮到的值域 。 “NULL”語句描述無任何操作，即保持原狀態(tài)。 精472. 環(huán)形計(jì)數(shù)器1. 數(shù)據(jù)轉(zhuǎn)換3. 扭環(huán)形計(jì)數(shù)器4. 分頻器（四）寄存器的應(yīng)用精481.七位串行并行轉(zhuǎn)

30、換CPR CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MA MB= Q7 操作 0 0 0 0 0 0 0 0 0 100000000111并行送數(shù)清零1 D0 0 1 1 1 1 1 1 1串行輸入1111D001100右移2 D1 D0 0 1 1 1 1 1 11111D1D0110右移串行并行1Q0Q1Q2Q3DSR011MB1Q4Q5Q6Q71111MAMBMA74LS194（1）RCP MAADSRBCDDSLMB74LS194（2）RCP MAADSRBCDDSLMBQ0Q1Q2Q3Q0Q1Q2Q3精4974LS194（2）RCP MAADSRBCDDSLMBCP1Q0

31、Q1Q2Q3DSR10MB1Q4Q5Q6Q7MAMBMA串行輸出11D0D1D2D3D4D5D674LS194（1）RCP MAADSRBCDDSLMB七位并行串行 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 MA MB 操作 1 0 D0 D1 D2 D3 D4 D5 D6 101并行送數(shù)啟動(dòng)2 1 0 D0 D1 D2 D3 D4 D5 10右移3 1 1 0 D0 D1 D2 D3 D4 10右移&D6D00D4D2D5D1D3D501D3D1D4D0D2直到Q5Q4 Q3Q2 Q1Q0=111111D01111011重新預(yù)置1精50例1：用74195構(gòu)成M=4的環(huán)形計(jì)數(shù)器。2

32、.環(huán)形計(jì)數(shù)器K1LOADCPQ0Q1Q2Q31Q3J000啟動(dòng) 態(tài)序表 Q0 Q1 Q2 Q3注意：（1）電路除了有效計(jì)數(shù)循環(huán)外，還有五個(gè)無效循環(huán)。（2）不能自啟動(dòng)，工作時(shí)首先在LOAD加啟動(dòng)信號進(jìn)行預(yù)置。74LS195RJLDCP KQ0Q1Q2Q3Q3D0D1D2D3精51環(huán)形計(jì)數(shù)器設(shè)計(jì)（2）判斷觸發(fā)器個(gè)數(shù)： 計(jì)數(shù)器的模 n(n為移位寄存器的個(gè)數(shù))。（1）連接方法： 將移位寄存器的輸出Q3反饋到、K輸入端。精521 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1例2：設(shè)計(jì)一M=8的扭環(huán)形計(jì)數(shù)器。KCPQ0Q1Q2Q3Q3J00

33、00啟動(dòng) 態(tài)序表 Q0 Q1 Q2 Q3 0 注意：（1）電路除了有效計(jì)數(shù)循環(huán)外，還有一個(gè)無效循環(huán)。（2）不能自啟動(dòng)， 工作時(shí)首先在R端加啟動(dòng)脈沖信號清零。74LS195RJLDCP KQ0Q1Q2Q3Q3D0D1D2D3精53扭環(huán)形計(jì)數(shù)器設(shè)計(jì)（2）判斷觸發(fā)器個(gè)數(shù)： 計(jì)數(shù)器的模2 n (n為移位寄存器的位數(shù))。（1）連接方法： 將移位寄存器的輸出Q3經(jīng)反相器后反饋到、K輸入端。精54分頻器精55第四節(jié) 序列碼發(fā)生器一、反饋型序列碼發(fā)生器二、計(jì)數(shù)器型序列碼發(fā)生器 按一定規(guī)則排列的周期性串行二進(jìn)制碼。任意長度的序列碼精561CP0Q0Q1Q2Q3ADSRBCDDSL1&1&CP74LS194RCP

34、 MAADSRBCDDSLMBQ0Q1Q2Q3一、反饋型最長線性序列碼發(fā)生器 反饋移位型序列碼發(fā)生器是由移位寄存器和組合反饋電路組成。 工作在左移操作狀態(tài) 。態(tài)序表N Q0 Q1 Q2 Q3 DSL0 0 1 1 1 11 1 1 1 1 02 1 1 1 0 03 1 1 0 0 14 1 0 0 1 15 0 0 1 1 1 在時(shí)鐘脈沖作用下，Q3輸出110011110011。 在上述序列信號中，110011是一個(gè)循環(huán)周期，其循環(huán)長度S=6。如果由不同的Q端輸出，其序列中1和0的排列相同，僅是初始相位不同。 精57二、計(jì)數(shù)器型序列碼發(fā)生器2.按要求設(shè)計(jì)組合輸出電路。計(jì)數(shù)器+組合輸出電路（一

35、）電路組成（二）設(shè)計(jì)過程 1. 根據(jù)序列碼的長度S設(shè)計(jì)模S計(jì)數(shù)器，狀態(tài)可以自定。精58例3：設(shè)計(jì)一產(chǎn)生110001001110序列碼發(fā)生器。第一步：設(shè)計(jì)計(jì)數(shù)器 （1）序列長度S=12，可以設(shè)計(jì)模12計(jì)數(shù)器。（2）選用74161。（3）采用同步預(yù)置法。（4）設(shè)定有效狀態(tài)為 QDQCQBQA=01001111。二、計(jì)數(shù)器型序列碼發(fā)生器1CO11CPQAQBQCQD00101CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO精59第二步：設(shè)計(jì)組合電路 （1）列出真值表（2）卡諾圖化簡（3）采用8輸入數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：二、計(jì)數(shù)器型序列碼發(fā)生器QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0QBQAQDQC0001111000011110111100011101XXXXZ精60 若對應(yīng)的方格內(nèi) 有0也有1，則應(yīng)為1格對應(yīng)的輸入變量的積之和（此積之和式中只能含余下的變量）。 若對應(yīng)于選擇器卡諾圖的方格內(nèi)全