1、第6章 存儲器 6.1 6.1 存儲器概存儲器概述述內部存儲器內部存儲器 用于存儲當前與用于存儲當前與CPU頻繁交換的信息，其工作速度快，但容量頻繁交換的信息，其工作速度快，但容量較小；較小；外部存儲器外部存儲器用于存儲用于存儲CPU暫不處理的信息，其容量很大暫不處理的信息，其容量很大,故稱為海量存儲故稱為海量存儲器。外存要配置專門的接口和驅動設備才能實現訪問器。外存要配置專門的接口和驅動設備才能實現訪問,存取速度也較存取速度也較內存慢得多。當其信息需要處理時，要先調入內存，再由內存慢得多。當其信息需要處理時，要先調入內存，再由CPU處理。處理。 除采用磁、光原理的外存外，其它存儲器主要都是采

2、用半導體存儲器 本章介紹采用半導體存儲器及其組成主存的方法CPUCACHE主存內存）主存內存）輔存外存）輔存外存）半導體存儲器（Memory）隨機存取存儲器（RAM）只讀存儲器（ROM） 靜態RAMSRAM） 常用于Cache 動態RAMDRAM常用于內存條掩膜ROM可編程ROMPROM）紫外線可擦除的PROMEPROM）電可擦除的PROMEEPROM）快擦寫存儲器Flash Memory）6.1.1 半導體存儲器的分類半導體存儲器的分類u 從應用角度可分為兩大類：u RAM具有易失性，可讀，可寫，常用于存放數據、中間結果等。u ROM在程序執行時只能讀不能寫。常用于存放程序或不易變的數據。

3、u 掩膜ROM不可改寫。u 可編程PROM、EPROM、E2PROM及FLASH在 一定條件下可改寫。 2. 2. 最大存取時間：最大存取時間： 訪問一次存儲器對指定單元寫入或讀出所需訪問一次存儲器對指定單元寫入或讀出所需要的時間，要的時間，這個時間的上限值即最大存取時間，一般為十幾這個時間的上限值即最大存取時間，一般為十幾nsns到幾百到幾百nsns。 從從CPUCPU給出有效的存儲器地址到存儲器輸出有效數據所給出有效的存儲器地址到存儲器輸出有效數據所需要的時間需要的時間1. 容量：指一個存儲器芯片能存儲的二進制信息。容量：指一個存儲器芯片能存儲的二進制信息。 存儲器芯片容量存儲器芯片容量=

4、存儲單元數每單元的數據位數存儲單元數每單元的數據位數 例：例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字節字節=8 bit；1KB=210字節字節=1024字節；字節；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。6.1.2 半導體存儲器的性能指標半導體存儲器的性能指標3. 其他指標：功耗，工作電源，可靠性，集成度，價格等。其他指標：功耗，工作電源，可靠性，集成度，價格等。一、一、RAMRAM原理原理構成存儲體R-S觸發器構成的存儲矩陣）外圍電路譯碼電路、緩沖器譯碼電路、緩沖器I/O控制電路控制電路

5、 6.2 6.2 隨機存取存儲器隨機存取存儲器(RAM)(RAM)6.2.1 靜態靜態RAMSRAM）地址譯碼器存儲矩陣數據緩沖器012n-101m控制邏輯CSR/Wn位地址m位數據存儲芯片內部構成示意圖存儲芯片內部構成示意圖2. 外圍電路外圍電路（1地址譯碼器地址譯碼器 對外部地址信號譯碼，對外部地址信號譯碼， 用以選擇要訪問的單元。用以選擇要訪問的單元。 A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)讀寫控制電路地址譯碼器 單地址譯碼右圖1）： 若要構成若要構成1K1b個存儲單元，個存儲單元，需需10根地址線，根地址線，1根數據線。根數據線。

6、 雙地址譯碼右圖2） ：A0A1A2A3A4Y031-0Y31CE OE WED(I/O)讀寫控制電路行譯碼器0-00-3131-31A5A6A7A8A9X0X31列譯碼器存儲體存儲體I/O緩緩沖沖 X譯譯碼碼Y譯碼譯碼存儲器控存儲器控制邏輯制邏輯A0A1A P-1APA P+1 AKD0D1D N-1R/WCERAM基本結構框圖基本結構框圖（2I/O控制電路控制電路ii.ii.接收接收R/WR/W信號信號0 0 寫有效寫有效1 1 讀有效讀有效i.i.接收片選信號接收片選信號CECE或或CSCS）0 0 選中芯片選中芯片1 1 未選中未選中例：一片62256為32K*8的RAM 地址線15根

7、， 數據線8根， RAM的控制信號為3根WE,OE,CE）。常用RAM有： 6116 6264 622566.2.2 動態動態RAMDRAM）一、單管動態基本存儲電路1或0由電容C上有無電荷決定） 設 T1導通時字選線1），將 D1 寫入，則C上有電荷。 字選線撤消，T1截止。 T1導通字選線1才能讀。 讀時：D本為0，CD無電荷。 導通時C上電荷轉移到 CD 上，所以D為1； 若C上原無電荷，則D為0；電容電容C通常小于數據線上的分布電容通常小于數據線上的分布電容CD，每個數據讀出后，每個數據讀出后，C上的電荷經上的電荷經CD釋放，信息被破壞。所以需要刷釋放，信息被破壞。所以需要刷新新周期性

8、不斷充電。刷新時間周期性不斷充電。刷新時間2ms8ms。（刷新即在數據線上加電。（刷新即在數據線上加電壓，給壓，給C充電，然后關斷充電，然后關斷T。）。）字選線字選線“1”數據線數據線D1”CDES()ES()CT1SDG動、靜動、靜RAM比較：比較： 動：容量大，速度慢，功耗低，刷新電路復雜。動：容量大，速度慢，功耗低，刷新電路復雜。 靜：容量小，速度快，功耗大，無刷新電路。靜：容量小，速度快，功耗大，無刷新電路。 6.3 6.3 只讀存儲器只讀存儲器ROMROM） 掩膜ROM芯片所存儲的信息由芯片制造廠家完成，用戶不能修改。 掩膜ROM以有/無跨接管子來區分0/1信息：有為0，無被光刻而去

9、掉為1。6.3.1 掩膜掩膜ROM和和PROM一、掩膜一、掩膜ROMRead Only Memory）位線位線字線字線 D3D2D1D0單元單元0 1010單元單元1 1101單元單元20101單元單元30110典型的PROM基本存儲電路如下圖所示。芯片出廠時，開關管T1與位線數據線之間以熔絲相連。用戶可對其進行一次性編程熔斷或保留熔絲以區分“1/0”）： 當加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入， 不可再次改寫。PROM基本存儲電路基本存儲電路二、二、PROMPROMProgrammable ROMProgrammable ROM）PROM的寫入要由專用的電的寫入要由專用的電路大電流

10、、高電壓和程路大電流、高電壓和程序完成。序完成。6.3.2 可擦除的可擦除的PROM 一、一、EPROM紫外線可擦除）紫外線可擦除） 1. 基本存儲電路基本存儲電路GSD二、二、EEPROMEEPROM 特點：特點： 1. 1. 在線改寫，簡單，在單一在線改寫，簡單，在單一5V5V電源下即可完成。電源下即可完成。 2. 2. 擦除與寫入同步，約擦除與寫入同步，約10ms10ms。有些。有些E2PROME2PROM設有寫設有寫入結束標志以供查詢或申請中斷。入結束標志以供查詢或申請中斷。 3. 3. 一般為并行總線傳輸，如：一般為并行總線傳輸，如：28642864，引腳與，引腳與27642764完

11、全兼容，最大存取時間完全兼容，最大存取時間200ns200ns，編程與工作電壓均為，編程與工作電壓均為5V5V。 4. 4. 具備具備RAMRAM、ROMROM的優點的優點, ,但寫入時間較長。但寫入時間較長。三、快擦寫存儲器Flash memory) 類似EEPROM。它采用一種非揮發性存儲技術，即掉電后數據信息可以長期保存 。又能在線擦除和重寫，擦除的是整個存儲器陣列或者是一個大的存儲單元塊，而不是一個字節一個字節的擦除。需幾秒鐘時間，但擦除次數有限。 產品型號有： 28F256 32K8bit 29010 128K8bit 6.4 6.4 存儲器連接與擴充存儲器連接與擴充 若用存貯芯片構

12、成存貯系統，或對已有的存貯系統進行容量擴充時，需要通過總線將RAM、ROM芯片同CPU連接起來，并使之協調工作。6.4.1 存儲器芯片選擇存儲器芯片選擇一、類型選擇一、類型選擇RAM存儲用戶的調試程序、程序的中間運算結果及掉存儲用戶的調試程序、程序的中間運算結果及掉 電時無需保護的電時無需保護的I/O數據及參數等。數據及參數等。 SRAM 與與CPU連接簡單，無需接口電路，在小型系連接簡單，無需接口電路，在小型系 統中、智能儀表中采用。統中、智能儀表中采用。 DRAM 集成度高，但需刷新電路，與集成度高，但需刷新電路，與CPU的接口復的接口復 雜，僅在需要較大存貯容量的計算機產品中應用。雜，僅

13、在需要較大存貯容量的計算機產品中應用。ROM具有非易失性。具有非易失性。 EPROM 存放系統監控程序，無需在線修改的存放系統監控程序，無需在線修改的 參數。參數。 E2PROM數據、參數等有掉電保護要求的數據。數據、參數等有掉電保護要求的數據。 特別：利用后備電源，配合掉電保護電路，也可以保證靜態特別：利用后備電源，配合掉電保護電路，也可以保證靜態 RAM在掉電后數據不丟失。在掉電后數據不丟失。6.4.2 存儲器容量擴充存儲器容量擴充 當單片存儲器芯片的容量不能滿足系統容量要求時，可多片當單片存儲器芯片的容量不能滿足系統容量要求時，可多片組合以擴充位數或存貯單元數。組合以擴充位數或存貯單元數

14、。 本節以本節以RAM擴充為例，擴充為例，ROM的處理方法與之相同。的處理方法與之相同。=2片） 一、位數擴充一、位數擴充 例：用例：用8K8bit的的6264擴充形成擴充形成8K16bit的芯片組，所需芯片：的芯片組，所需芯片： 8K16bit 8K8bit 方法方法 兩個芯片的地址線、片選兩個芯片的地址線、片選信號信號 及讀及讀/寫控制線分別互連；寫控制線分別互連； 兩個芯片的數據線各自獨兩個芯片的數據線各自獨立，立， 一片作低一片作低8位位D0D7）, 另另一片一片 作高作高8位位D8D15）。）。 即，每個即，每個16位數據的高、位數據的高、低字低字 節節 分別存于兩個芯片，一次分別存

15、于兩個芯片，一次讀讀/寫寫 操作同時訪問兩個芯片中的操作同時訪問兩個芯片中的同地同地 址單元。具體連接如右。址單元。具體連接如右。 二、單元數擴充二、單元數擴充 例：用例：用8K8bit的的6264擴充形成擴充形成32K8bit的存儲區的存儲區,需要的需要的8K8 芯片數為：芯片數為： 32K/8K=4片片58K8芯片 A14 A13 A12A0 地址范圍 0 0 0 000至1110000H1FFFH 1 0 1 000至1112000H3FFFH 2 1 0 000至1114000H5FFFH 3 1 1 000至1116000H7FFFH 連接時：連接時： A0A12，D7D0，R/W等

16、同名信號連接在一起。等同名信號連接在一起。 由于容量的擴充，增加了兩位地址線，譯碼后產生由于容量的擴充，增加了兩位地址線，譯碼后產生 4個片選信號，用于區分個片選信號，用于區分4個芯片。個芯片。 這樣，這樣，32K的地址范圍在的地址范圍在4個芯片中的分配為：個芯片中的分配為：v 稱地址線稱地址線A0A0A12A12實現片內尋址，實現片內尋址，A13A13A14A14實現片間尋址。實現片間尋址。v 當單元數與位數都要擴充時，將以上兩者結合起來。如：當單元數與位數都要擴充時，將以上兩者結合起來。如：v 用用8K8芯片構成芯片構成32K16存儲區，需要存儲區，需要42個芯片。個芯片。v （1先擴充位

17、數，每先擴充位數，每2個芯片一組，構成個芯片一組，構成4個個8K16芯片組；芯片組；v （2再擴充單元數，將這再擴充單元數，將這4個芯片組組合成個芯片組組合成32K16存儲區。存儲區。 擴充連接圖擴充連接圖 6.5 8086/8088 6.5 8086/8088與存儲器連接與存儲器連接 以以8086系統總線與系統總線與RAM連接為例，連接為例，AB、CB、DB如何連？如何連？例：用例：用4片片6264 (8K8)構成構成32K8的存貯區。片內地址連接的存貯區。片內地址連接A0A12。高位地址線譯碼后產生。高位地址線譯碼后產生6264的片選信號。的片選信號。 高位地址線產生的片選信號一般有三種譯

18、碼方式：高位地址線產生的片選信號一般有三種譯碼方式：線選法線選法部分譯碼法部分譯碼法全譯碼法全譯碼法（1 1線選法線選法 當存儲器容量不大，所使用的存儲芯片數量不多，而當存儲器容量不大，所使用的存儲芯片數量不多，而CPUCPU尋尋址空間遠遠大于存儲器容量時，可用高位地址線直接作為存址空間遠遠大于存儲器容量時，可用高位地址線直接作為存儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法儲芯片的片選信號，每一根地址線選通一塊芯片，這種方法稱為線選法。稱為線選法。(2) (2) 部分譯碼法部分譯碼法 除片內尋址外地址線，高位地址線的一部分來譯碼除片內尋址外地址線，高位地址線的一部分來譯碼產生片選信號

19、簡單）。產生片選信號簡單）。(3) (3) 全譯碼法全譯碼法 除了地址低位做為片內尋址外，全部高位地址線都除了地址低位做為片內尋址外，全部高位地址線都參加譯參加譯碼，譯碼輸出作為片選信號，使得每個存貯器單元地址唯碼，譯碼輸出作為片選信號，使得每個存貯器單元地址唯一。一。 特點：譯碼電路比較復雜。一般用特點：譯碼電路比較復雜。一般用3-83-8譯碼器點譯碼器點擊或可編程器件等實現。擊或可編程器件等實現。（1）1KBCS（2）1KBCS（3）1KBCS（3）1KBCS1111A10A11A13A11A0A9線選結構示意圖線選結構示意圖例：假定某微機系統的存儲容量為例：假定某微機系統的存儲容量為4K

20、B，CPU尋址空間為尋址空間為64KB即地址總線為即地址總線為16位），所用芯片容量為位），所用芯片容量為1KB即片內地址為即片內地址為10位）。那么，可用線選法從高位）。那么，可用線選法從高6位地址中任選位地址中任選4位作為位作為4塊存儲芯塊存儲芯片的片選控制信號。如下圖所示。片的片選控制信號。如下圖所示。0400H07FFH0800H0BFFH0800H0BFFH1000H13FFH1000H13FFH2000H23FFH2000H23FFH 未參與譯碼的系統地址狀態取未參與譯碼的系統地址狀態取0時，所對應的時，所對應的物理地址稱為基本地址物理地址稱為基本地址 未參與譯碼的系統地址狀態取不

21、全為未參與譯碼的系統地址狀態取不全為0時，所時，所對應的物理地址稱為重疊地址對應的物理地址稱為重疊地址 對于上例，對于上例，1片的基本地址范圍是片的基本地址范圍是 0400H07FFH 重疊地址為：重疊地址為： 4400H4700H 8400H87FFH C400HC7FFH注意：注意： 軟件上必須保證這些片選線每次尋址時只能有一位軟件上必須保證這些片選線每次尋址時只能有一位有效，決不允許多于一位同時有效。返回有效，決不允許多于一位同時有效。返回地址重疊，每個地址有地址重疊，每個地址有 22015）= 25個重疊地個重疊地址。址。令未用到的高位地址全為令未用到的高位地址全為0，則稱為基本地址。返回則稱為基本地址。返回例：例：CPUCPU地址總線為地址總線為1616位，存儲芯片容量為位，存儲芯片容量為8KB8KB。采用全譯碼方。采用全譯碼方式尋址式尋址64KB64KB容量存儲器的結構如下圖所示。容量存儲器的結構如下圖所示。0000H1FFFH0000H1FF