1、1u6.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明u6.2 6.2 最小最小系統設計方案系統設計方案u6.3 6.3 系統設計與實現系統設計與實現u6.4.I/O6.4.I/O控制控制LEDLED實例實例下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁第第6章章 TMS320C54x最小系統設計最小系統設計2內容簡內容簡介介T TMS320C54x（簡稱（簡稱C54x）系列）系列DSP是是TI公司推出的低功公司推出的低功耗、高性能的耗、高性能的16位定點數字信號處理器，具有很好的操作位定點數字信號處理器，具有很好的操作靈活性和很高的運行速度

2、。靈活性和很高的運行速度。T TMS320VC5402共有共有144個引腳，可采用個引腳，可采用LQFP和和BGA兩種兩種封裝方式。封裝方式。T 一個完整獨立的最小系統，至少應該包含以下內一個完整獨立的最小系統，至少應該包含以下內: (1)系統系統上電可以獨立運行用戶最終程序上電可以獨立運行用戶最終程序; (2)系統至少擴充一定數系統至少擴充一定數量的量的FLASH，以便升級存儲執行代碼和存儲關鍵數據防止，以便升級存儲執行代碼和存儲關鍵數據防止掉電丟失掉電丟失;(3)系統至少擴充一定數量的系統至少擴充一定數量的RAM; (4)系統預留各系統預留各種外設接口，包括外中斷、種外設接口，包括外中斷、

3、HPI、串口、外部、串口、外部I/O接口等，接口等，可以外擴數據采集、控制模塊等可以外擴數據采集、控制模塊等;(5)具備基本的電源、復位具備基本的電源、復位、時鐘、時鐘、JTAG接口等電路。接口等電路。下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁第第6章章 TMS320C54x最小系統設計最小系統設計36.1 TMS320C54x系列系列DSP的引腳及說明的引腳及說明 TMS320VC5402共有共有144個引腳，可采用個引腳，可采用LQFP和和BGA兩種封兩種封裝方式。裝方式。14414314214114013913813713613513413313213113012912812712

4、61251241231221211201191181171161151141131121111101091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 100 99 98 97 969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172下一

5、頁下一頁返回返回上一頁上一頁退出退出首頁首頁第第6章章 TMS320C54x最小系統設計最小系統設計4TMS320VC5402 144引腳引腳LQFP封裝俯視圖：封裝俯視圖：5T 按照功能可將按照功能可將TMS320VC5402的引腳分為的引腳分為10部分，分別為數部分，分別為數據信號、初始化、中斷和復位操作信號、多處理器信號、存據信號、初始化、中斷和復位操作信號、多處理器信號、存儲器控制信號、振蕩器儲器控制信號、振蕩器/定時器信號、多通道緩沖串行口信定時器信號、多通道緩沖串行口信號、混雜信號、主機接口（號、混雜信號、主機接口（HPI）信號、電源引腳和）信號、電源引腳和IEEE1149.1(J

6、TAG)測試引腳。測試引腳。6.1 TMS320C54x系列系列DSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統設計最小系統設計66.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 T 引腳類型及列表說明引腳類型及列表說明:T I表示輸入，表示輸入，O表示輸出，表示輸出，Z表示高阻態，表示高阻態，S表示電源。表示電源。第第6章章 TMS320C54x最小系統設計最小系統設計76.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統設計最

7、小系統設計86.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統設計最小系統設計96.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 第第6章章 TMS320C54x最小系統設計最小系統設計106.1 TMS320C54x6.1 TMS320C54x系列系列DSPDSP的引腳及說明的引腳及說明 下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁第第6章章 TMS320C54x最小系統設計最小系統設計11下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁1).

8、系統設計要求系統設計要求T 一個完整獨立的最小系統，至少應該包含以下內容：一個完整獨立的最小系統，至少應該包含以下內容： (1)系統上電可以獨立運行用戶最終程序，不需依賴計算機系統上電可以獨立運行用戶最終程序，不需依賴計算機/仿真器等設備開發。仿真器等設備開發。 (2)系統至少擴充一定數量的系統至少擴充一定數量的FLASH，以便升級存儲執行代，以便升級存儲執行代碼和存儲關鍵數據防止掉電丟失。碼和存儲關鍵數據防止掉電丟失。 (3)系統至少擴充一定數量的系統至少擴充一定數量的RAM。 (4)系統預留各種外設接口，包括外中斷、系統預留各種外設接口，包括外中斷、HPI、串口、外、串口、外部部I/O接口

9、等，可以外擴數據采集、控制模塊等。接口等，可以外擴數據采集、控制模塊等。6.2 最小最小系統設計方案系統設計方案第第6章章 TMS320C54x最小系統設計最小系統設計126.2 最小最小系統設計方案系統設計方案圖圖6-1 DSP6-1 DSP最小系統構成框圖最小系統構成框圖第第6章章 TMS320C54x最小系統設計最小系統設計2). 最小最小系統方案系統方案框圖框圖136.3 系統設計與實現系統設計與實現T 1.電源設計電源設計T TMS320VC5402內核與內核與I/O接口供電電壓分別為接口供電電壓分別為1.8V及及3.3V。加電過程，如果。加電過程，如果I/O口電壓先于內核電壓，或者

10、斷電口電壓先于內核電壓，或者斷電過程內核電壓先于過程內核電壓先于I/O口電壓，則因反向驅動產生一個較大口電壓，則因反向驅動產生一個較大的電流，影響芯片壽命甚至燒毀芯片，故至少要保證內核的電流，影響芯片壽命甚至燒毀芯片，故至少要保證內核與與I/O口同時供電，同時要考慮信號隔離。口同時供電，同時要考慮信號隔離。T 電源可以通過外部引入，也可通過電源可以通過外部引入，也可通過USB接口提供。外部接口提供。外部電源插孔標示內正外負；電源插孔標示內正外負；USB方式可通過跳線開關實現。方式可通過跳線開關實現。SPX1117M3-3.3，及，及SPX1117M3-1.8分別提供分別提供I/O口及內核口及內

11、核電壓。電壓。第第6章章 TMS320C54x最小系統設計最小系統設計146.3 系統設計與實現系統設計與實現T 1.電源設計電源設計1117輸出后的輸出后的40uF或者或者100uF電容起到電容起到隔離作用，可提高電源質量，不可省略。隔離作用，可提高電源質量，不可省略。第第6章章 TMS320C54x最小系統設計最小系統設計156.3 系統設計與實現系統設計與實現T 1.電源設計電源設計JP2接通時選擇接通時選擇USB接口供電接口供電第第6章章 TMS320C54x最小系統設計最小系統設計16T 1.電源設計電源設計 另外，另外，LM1117系列穩壓芯片電路設計簡單，電壓諧波系列穩壓芯片電路

12、設計簡單，電壓諧波小，功耗低，輸出電流大，線性度高，市場售價僅小，功耗低，輸出電流大，線性度高，市場售價僅1元左右，元左右，也可選用。也可選用。Dvdd為為I/O電壓，電壓，CVdd為內核電壓。為內核電壓。6.3 系統設計與實現系統設計與實現第第6章章 TMS320C54x最小系統設計最小系統設計17T 2 復位操作及復位系統設計復位操作及復位系統設計T TMS320C54x 提供了一個提供了一個 引腳引腳，它是外部復位信號的輸入，它是外部復位信號的輸入端，該引腳可提供一種不可屏蔽的外部中斷，通過端，該引腳可提供一種不可屏蔽的外部中斷，通過 可以對可以對處理器進行復位，使處理器進行復位，使 T

13、MS320C54x 的的CPU、片內外設和系統、片內外設和系統各部件進入一種各部件進入一種已知的狀態已知的狀態。T 上電后，復位引腳上的上電后，復位引腳上的低電平必須保持低電平必須保持10個時鐘周期的時間個時鐘周期的時間，以確保系統的振蕩電路起振，時鐘信號趨于穩定且處理器的各以確保系統的振蕩電路起振，時鐘信號趨于穩定且處理器的各個部分被正常初始化。個部分被正常初始化。 RSRS下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現1）.復位信號復位信號182）.復位狀態復位狀態T TMS320C54x復位期間

14、，處理器進行以下操作：復位期間，處理器進行以下操作： PMST中的中斷向量指針中的中斷向量指針IPTR（高（高9位字段）被位字段）被設置成設置成1FFh。 程序計數器程序計數器PC設置成設置成FF80h。 擴展程序計數器擴展程序計數器XPC被清零（如果被清零（如果XPC可用）。可用）。 不管不管 位的狀態如何，將位的狀態如何，將FF80h加到地址總線上。加到地址總線上。 數據總線變為高阻狀態。數據總線變為高阻狀態。 控制線處于無效狀態。控制線處于無效狀態。 產生中斷應答信號產生中斷應答信號 （低電平）。（低電平）。 ST1中的中斷方式位中的中斷方式位INTM置置1，關閉所有可屏蔽中斷。，關閉所

15、有可屏蔽中斷。 中斷標志寄存器中斷標志寄存器IFR被清零，以清除中斷標志。被清零，以清除中斷標志。MCMP/IACKT 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現192）.復位狀態復位狀態T TMS320C54x復位期間，處理器進行以下操作：復位期間，處理器進行以下操作： 單指令重復計數器（單指令重復計數器（RC）被清除。）被清除。 產生同步復位信號產生同步復位信號 ，用于初始化片內外設。，用于初始化片內外設。 狀態寄存器狀態寄存器ST0=1800h，即以下的狀態位被設置成它們的初，即以下的狀態位

16、被設置成它們的初始值：始值：ARP=0，TC=1，C=1，OVA=0，OVB=0，DP=0。 狀態寄存器狀態寄存器ST1=2900h，即以下的狀態位被設置成它們的初，即以下的狀態位被設置成它們的初始值：始值：BRAF=0 ，CPL=0，XF=1，HM=0，INTM=1，OVM=0，SXM=1，C16=0，FRCT=0，CMPT=0，ASM=0。 處理器工作方式狀態寄存器處理器工作方式狀態寄存器PMST以下的狀態位被設置成它們以下的狀態位被設置成它們的初始值：的初始值：OVLY=0，AVIS=0，DROM=0，CLKOFF=0。SRESETT 2 復位操作及復位系統設計復位操作及復位系統設計第第

17、6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現20下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁 3).復位電路復位電路T TMS320C54x的復位有兩種方式，分別為軟件復位和硬件復的復位有兩種方式，分別為軟件復位和硬件復位。軟件復位是通過執行指令實現處理器的復位。硬件復位電位。軟件復位是通過執行指令實現處理器的復位。硬件復位電路包括上電復位、手動復位和自動復位。路包括上電復位、手動復位和自動復位。 T TMS320C54x 提供了一個提供了一個/RS引腳，它是外部復位信號的輸引腳，它是外部復位信號的輸入端，該引腳可提供一種不可屏蔽的外部中斷，上電

18、后，復入端，該引腳可提供一種不可屏蔽的外部中斷，上電后，復位引腳上的位引腳上的低電平必須保持低電平必須保持10個指令周期的時間個指令周期的時間，TMS32VC5402指令周期為指令周期為10ns，即需要，即需要100ns低電平；同低電平；同時考慮系統振蕩器達到穩定工作狀態至少需要時考慮系統振蕩器達到穩定工作狀態至少需要20ms，故復，故復位電路至少要產生約位電路至少要產生約21ms的低電平的低電平。設計時復位參數一般。設計時復位參數一般大于大于21ms,以確保系統的振蕩電路起振，時鐘信號趨于穩定以確保系統的振蕩電路起振，時鐘信號趨于穩定且處理器的各個部分被正常初始化。且處理器的各個部分被正常初

19、始化。 T 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現213).復位電路復位電路 上電后，電容兩端的電壓不能上電后，電容兩端的電壓不能突變，要靠電阻突變，要靠電阻R充電，充電時間充電，充電時間由由RC參數決定，時間越長，參數決定，時間越長，RS引腳低電平保持時間越長，復位引腳低電平保持時間越長，復位信號保持時間越長。手動復位在信號保持時間越長。手動復位在上電復位基礎上增加按鍵及上電復位基礎上增加按鍵及R1。按鍵閉合時，按鍵閉合時，R1與與C串聯，串聯，C上的上的電荷放電，使電荷放電，使C上的電壓降

20、為上的電壓降為0，開始復位，復位時間由按鍵保持開始復位，復位時間由按鍵保持時間控制。按鍵松開后，時間控制。按鍵松開后，C通過電通過電阻阻R充電，充電完成后保持為高電充電，充電完成后保持為高電平。平。R1C的時間常數較小。的時間常數較小。T 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現223).復位電路復位電路 最有效的硬件保護措施是采最有效的硬件保護措施是采用具有自動監視功能的自動復用具有自動監視功能的自動復位電路，俗稱位電路，俗稱“看門狗看門狗”電路。電路。自動復位除能上電復位外，還自動復位除能上

21、電復位外，還能監視系統運行，當系統發生能監視系統運行，當系統發生故障或者死機后可實現自動復故障或者死機后可實現自動復位。當系統正常運行時，在規位。當系統正常運行時，在規定的時間內監視線輸出規則變定的時間內監視線輸出規則變化的高低電平信號，若在規定化的高低電平信號，若在規定的時間內該信號不發生變化，的時間內該信號不發生變化，自動復位電路就認為系統故障，自動復位電路就認為系統故障，進行復位。進行復位。T 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現233).復位電路復位電路 系統上電后，系統上電后，MA

22、X706R在在RESET引腳輸出復位信號；引腳輸出復位信號；上電后，上電后，WDI端口監視端口監視DSP的的約定脈沖，若約定脈沖，若1.6s時間內不能時間內不能收到約定脈沖，即認為脈沖信收到約定脈沖，即認為脈沖信號不正常，號不正常，RESET/RESET將將自動發出復位信號；自動發出復位信號；PFI監視監視電源，如不正常，自動發出復電源，如不正常，自動發出復位信號。位信號。引腳名稱引腳名稱作用作用MR手動復位輸入觸發端VCC電源輸入端GND電源接地端PFI電源故障監視輸入端PFO電源故障輸出端WDI看門狗輸入NCRESET低電平有效復位輸出端RESET高電平有效復位輸出端WDO看門狗輸出端MA

23、X706R引腳說明引腳說明T 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現243). 復位電路復位電路 RC復位電路圖（手動）復位電路圖（手動）T 2 復位操作及復位系統設計復位操作及復位系統設計第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現手動復位電路參考參數手動復位電路參考參數25T 工作時鐘的設定：外部輸入的時鐘經過倍頻以后，產生工作時鐘的設定：外部輸入的時鐘經過倍頻以后，產生CPU的工作時鐘以及同步接口所需的時鐘信號，時鐘信號的好壞的工作時鐘以及

24、同步接口所需的時鐘信號，時鐘信號的好壞直接決定了系統的穩定性，直接決定了系統的穩定性，TMS320VC5402提供了內部和提供了內部和外部兩種方式的時鐘發生模式。外部兩種方式的時鐘發生模式。T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現T 時鐘發生器用來為時鐘發生器用來為TMS320C54x 提供時鐘信號，它由內提供時鐘信號，它由內部振蕩器和鎖相環（部振蕩器和鎖相環（PLL）電路組成。）電路組成。26T 時鐘發生器工作時需要一個參考時鐘輸入，它可以由以下兩種時鐘發生器工作時需要一個參考時鐘輸入，它可以由以下兩種方式提供

25、：方式提供：T (1).內部晶體振蕩器。內部晶體振蕩器。將一個晶體跨接在將一個晶體跨接在TMS320C54x的的X1和和X2/CLKIN引腳兩端，同時引腳兩端，同時CLKMD引腳必須設置啟動內部振蕩引腳必須設置啟動內部振蕩器模式。器模式。T (2).外部參考時鐘源。外部參考時鐘源。直接將外部時鐘接入直接將外部時鐘接入X2/CLKIN引腳，引腳，X1引腳懸空。引腳懸空。T 1）.參考時鐘輸入方式參考時鐘輸入方式T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現27T 鎖相環（鎖相環（PLL,Phase-Locked Loop

26、PLL,Phase-Locked Loop）是一種反饋控制電路是一種反饋控制電路。PLLPLL通常由鑒通常由鑒相器（相器（PD,Phase DetectorPD,Phase Detector）、）、環路濾波器（環路濾波器（LF,Loop FilterLF,Loop Filter）和壓控振蕩器和壓控振蕩器（VCO,Voltage Controlled OscillatorVCO,Voltage Controlled Oscillator）三部分組成。鑒相器又稱為相位比較三部分組成。鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信器，它的作用是檢測輸入信號和輸

27、出信號的相位差，并將檢測出的相位差信號轉換成電壓信號輸出，該信號經低通濾波器濾波后形成壓控振蕩器的控制號轉換成電壓信號輸出，該信號經低通濾波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號的頻率實施控制。鎖相環在工作的過程中，當輸出電壓，對振蕩器輸出信號的頻率實施控制。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。PLLPLL利用外部輸入的參考信號控制環

28、路內部振蕩信號的頻率和相位利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位, ,可以實現可以實現輸出信號頻率對輸入信號頻率的自動跟蹤。輸出信號頻率對輸入信號頻率的自動跟蹤。T TMS320C54x內部的鎖相環（內部的鎖相環（PLL）電路具有頻率放大和信號）電路具有頻率放大和信號提純的功能。提純的功能。TMS320C54x有兩種不同類型的有兩種不同類型的PLL，即硬件配，即硬件配置的置的PLL和軟件可編程和軟件可編程PLL。 T 2).PLL類型及配置方式類型及配置方式T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現

29、28T (1).硬件配置的硬件配置的PLL T 所謂硬件配置的所謂硬件配置的PLL，就是通過設定，就是通過設定TMS320C54x的的3個時鐘個時鐘模式模式引腳引腳CLKMD1、CLKMD2、CLKMD3的狀態，選定時鐘方的狀態，選定時鐘方式，即選擇片內振動時鐘與外部參考時鐘的倍頻。具體的配置式，即選擇片內振動時鐘與外部參考時鐘的倍頻。具體的配置方式如方式如 下表所示。下表所示。(3引腳配置引腳配置)引腳狀態引腳狀態時鐘方式時鐘方式CLKMD1CLKMD2CLKMD3選擇方案選擇方案1選擇方案選擇方案2000用外部時鐘源，用外部時鐘源，PLL3用外部時鐘源，用外部時鐘源，PLL5110用外部時

30、鐘源，用外部時鐘源，PLL2用外部時鐘源，用外部時鐘源，PLL4100用內部振蕩器，用內部振蕩器，PLL3用內部振蕩器，用內部振蕩器，PLL5010用外部時鐘源，用外部時鐘源，PLL1.5用外部時鐘源，用外部時鐘源，PLL4.5001用外部時鐘源，頻率除以用外部時鐘源，頻率除以2用外部時鐘源，頻率除以用外部時鐘源，頻率除以2111用內部振蕩器，頻率除以用內部振蕩器，頻率除以2用內部振蕩器，頻率除以用內部振蕩器，頻率除以2101用外部時鐘源，用外部時鐘源，PLL1用外部時鐘源，用外部時鐘源，PLL1011停止方式停止方式停止方式停止方式說明說明: (1)不用不用PLL時，時，CPU頻率是外部或內

31、部時鐘頻率的一半；頻率是外部或內部時鐘頻率的一半； (2)使用使用PLL時，時，CPU頻率是外部或內部時鐘頻率乘以頻率是外部或內部時鐘頻率乘以N（PLLxN）；）； (3)選擇方案選擇方案1，2針對不同的器件；針對不同的器件； (4)停止方式表示停止方式表示PLL被禁止，系統時鐘不提供給被禁止，系統時鐘不提供給CPU外設，一種省電方式。外設，一種省電方式。T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現29T (2).軟件可編程軟件可編程PLL T 軟件可編程軟件可編程PLL是一種高度靈活的時鐘控制方式。它的是一種高度靈

32、活的時鐘控制方式。它的時鐘定時鐘定標器標器提供各種時鐘乘法器系數，并能直接接通和關斷提供各種時鐘乘法器系數，并能直接接通和關斷PLL。PLL的鎖定定時器可以用于延遲轉換的鎖定定時器可以用于延遲轉換PLL的時鐘方式，直到鎖的時鐘方式，直到鎖定為止。通過編程時鐘方式寄存器定為止。通過編程時鐘方式寄存器CLKMD實現。實現。T 通過軟件編程，可以選用以下兩種時鐘方式中的一種，即通過軟件編程，可以選用以下兩種時鐘方式中的一種，即T PLL方式：方式：倍頻方式倍頻方式，輸入時鐘，輸入時鐘CLKIN乘以乘以31個可能的因子中個可能的因子中的一個因子，這些因子的取值范圍是的一個因子，這些因子的取值范圍是0.

33、2515，它們可以通過，它們可以通過PLL電路獲得。電路獲得。T DIV方式：方式：分頻方式分頻方式，輸入時鐘，輸入時鐘CLKIN除以除以2或或4。當使用分頻。當使用分頻模式時，所有的模擬電路，包括模式時，所有的模擬電路，包括PLL電路都關斷，以使功耗降電路都關斷，以使功耗降到最小。到最小。T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現30T (2).軟件可編程軟件可編程PLL T DSP復位后，時鐘方式則由復位后，時鐘方式則由3個外部引腳（個外部引腳（CLKMD1、C L K M D 2 和和 C L K M D 3

34、 ） 的 狀 態 所 決 定 。 下 表 列 出 了） 的 狀 態 所 決 定 。 下 表 列 出 了TMS320VC5402復位時復位時CLKMD1/2/3管腳和時鐘方式寄存器管腳和時鐘方式寄存器（CLKMD，地址為，地址為58h）及時鐘的關系。）及時鐘的關系。引腳狀態引腳狀態CLKMD寄存器復位寄存器復位值值時鐘方式時鐘方式CLKMD1CLKMD2CLKMD3000E007h用內部振蕩器，用內部振蕩器，PLL150019007h用內部振蕩器，用內部振蕩器，PLL100104007h用內部振蕩器，用內部振蕩器，PLL51001007h用內部時鐘源，用內部時鐘源，PLL2110F007h用內部

35、振蕩器，用內部振蕩器，PLL11110000h用內部振蕩器，頻率除以用內部振蕩器，頻率除以2，PLL不工作不工作101F000h用內部振蕩器，頻率除以用內部振蕩器，頻率除以4，PLL不工作不工作011保留保留復位后，根據需要重新編程加載復位后，根據需要重新編程加載CLKMD寄存器以選擇時鐘方式寄存器以選擇時鐘方式T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現31T 3). CLKMD寄存器及作用寄存器及作用T CLKMD寄存器用來定義寄存器用來定義PLL時鐘模塊中的時鐘配置，屬于存儲時鐘模塊中的時鐘配置，屬于存儲器映射

36、寄存器，地址為器映射寄存器，地址為58h。（使能位低電平有效）。（使能位低電平有效）1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLMUL: 和和PLLDIV、PLLNDIV共同決定共同決定PLL的乘系數的乘系數PULLCOUNT: PLL計數器，防止處理器鎖定；計數器，防止處理器鎖定；PULLON/OFF: PLL開關，和開關，和PLLNDIV一起使能或禁止一起使能或禁止PLL PLLON/OFF=0，PLLNDIV=0，關，關PLL PLLON/OFF=1，PLLNDIV=0，開，開PLL PLLON/

37、OFF=X，PLLNDIV=1，開，開PLL T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現32T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLNDIV:PLL時鐘方式選擇位時鐘方式選擇位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL狀態位狀態位 PLLSTATUS=0，表示當前使用，表示當前使用DIV方式方式 P

38、LLSTATUS=1，表示當前使用，表示當前使用PLL方式方式 T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現33T 3). CLKMD寄存器及作用寄存器及作用1512(4)11103(8)210PLLMULIPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUSPULLNDIV:PLL時鐘方式選擇位時鐘方式選擇位 PLLNDIV=0，采用，采用DIV方式方式 PLLNDIV=1，采用，采用PLL方式方式PULLSTATUS:PLL狀態位狀態位 PLLSTATUS=0，表示當前使用，表示當前使

39、用DIV方式方式 PLLSTATUS=1，表示當前使用，表示當前使用PLL方式方式 T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現34T 3. CLKMD寄存器及作用寄存器及作用PLLNDIVPLLDIVPLLMUL(4位字段位字段)乘數因子乘數因子0 x0140.5（1/2）0 x150.25(1/4)10014PULLMUL+110151110或偶數或偶數PULLMUL/2+0.511奇數奇數PULLMUL/4PLL乘系數乘系數T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6

40、.3 系統設計與實現系統設計與實現35T 3). CLKMD寄存器及作用寄存器及作用PLL鎖定之前，它不能作時鐘用，鎖定之前，它不能作時鐘用，PLL未鎖定期間，時鐘未鎖定期間，時鐘發生器工作在發生器工作在DIV方式下，直到方式下，直到PLLCOUNT減為減為0后，后，PLL才開始對才開始對CPU定時；為此需要對定時；為此需要對PLLCOUNT編程以控編程以控制制PLL鎖定自動延遲時間。鎖定自動延遲時間。PLLCOUNT加載后，每來加載后，每來16個個輸入時鐘脈沖（輸入時鐘脈沖（CLKIN）減）減1，直到減為，直到減為0，PLL鎖定，并鎖定，并置置PLLSTATUS=1。PULLCOUNTLoc

41、kup Time/(16xTCLKIN)T 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現36T 3. CLKMD寄存器及作用寄存器及作用例：已知例：已知CLKIN的頻率為的頻率為13MHz,配置配置PLLx3方式：方式：分析：分析： 配置配置PLLON/OFF=1，開，開PLL； 乘系數為乘系數為3，按照表格第，按照表格第4行行PLL方式，方式， PLLMUL=0010,PLLDIV=0,PLLNDIV=1;依據依據PULLCOUNTLockup Time/(16xTCLKIN)；若；若鎖定時間設定為鎖定時間設定為50u

42、s;則則PULLCOUNT41編程加載編程加載CLKMD:STM #0010000101001111, CLKMDT 3. 時鐘發生器時鐘發生器第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現37T TMS320C54x具有多種省電方式，當暫時沒有處理任務時，不具有多種省電方式，當暫時沒有處理任務時，不必使處理器一直處于工作狀態，通過軟件配置可以使必使處理器一直處于工作狀態，通過軟件配置可以使CPU暫停暫停工作，處于休眠狀態，使片內外設停止工作，以減小功耗，但工作，處于休眠狀態，使片內外設停止工作，以減小功耗，但CPU的工作狀態和處理數據得以保存。當

43、省電方式結束后，可的工作狀態和處理數據得以保存。當省電方式結束后，可通過中斷或復位隨時喚醒通過中斷或復位隨時喚醒CPU，再重新進行正常的工作。這樣，再重新進行正常的工作。這樣就可以達到降低功耗、節省能源的目的。就可以達到降低功耗、節省能源的目的。 T TMS320C54x主要有主要有4種省電方式，分別為閑置方式種省電方式，分別為閑置方式1（IDLE1）、閑置方式）、閑置方式2（IDLE2）、閑置方式）、閑置方式3（IDLE3）和）和保持方式。保持方式。 可以通過執行可以通過執行IDLE1、IDLE2和和IDLE3這三條指令這三條指令中的一條使處理器進入相應的閑置方式；或通過控制信號的配中的一條

44、使處理器進入相應的閑置方式；或通過控制信號的配置（使外部引腳置（使外部引腳HOLD=0，ST1的狀態位的狀態位HM=1，暫停處理器，暫停處理器工作）實現保持方式。工作）實現保持方式。 T 4. TMS320C54x省電方式及實現省電方式及實現第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現38T TMS320C54x的的4種省電方式的操作如下種省電方式的操作如下T 4. TMS320C54x省電方式及實現省電方式及實現第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現使用IDLE K指令；不影響三總線391)

45、.閑置方式閑置方式1（IDLE1） T 執行執行IDLE1指令可使指令可使TMS320C54x進入閑置方式進入閑置方式1。在這種方式。在這種方式下，下，CPU的時鐘停止工作，但片內外設的時鐘沒有停止，因的時鐘停止工作，但片內外設的時鐘沒有停止，因此，片內外設仍然可以工作，如片內定時器仍可進行計數定此，片內外設仍然可以工作，如片內定時器仍可進行計數定時。時。2).閑置方式閑置方式2（IDLE2） T 執行執行IDLE2指令可使指令可使TMS320C54x進入閑置方式進入閑置方式2。在這種方式。在這種方式下，下，CPU和片內外設同時停止工作，但是和片內外設同時停止工作，但是DSP系統的鎖相環仍系統

46、的鎖相環仍保持活動狀態，以便可以從閑置方式保持活動狀態，以便可以從閑置方式2快速恢復。這種方法使系快速恢復。這種方法使系統功耗明顯降低。統功耗明顯降低。 T 4. TMS320C54x省電方式及實現省電方式及實現第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現403).閑置方式閑置方式3（IDLE3） T 執行執行IDLE3指令可使指令可使TMS320C54x進入閑置方式進入閑置方式3。在這種方式。在這種方式下，下，CPU、片內外設和鎖相環（、片內外設和鎖相環（PLL）全部停止工作。這種方）全部停止工作。這種方式是一種完全關閉模式，大幅度的降低了系統

47、功耗。式是一種完全關閉模式，大幅度的降低了系統功耗。 4).保持方式保持方式 T 保持方式是另外一種省電方式。當外部引腳保持方式是另外一種省電方式。當外部引腳/HOLD為低電平為低電平時，它使時，它使CPU的地址總線、數據總線和控制總線進入高阻狀的地址總線、數據總線和控制總線進入高阻狀態，并根據態，并根據ST1中的保持方式位中的保持方式位HM來終止來終止CPU運行，若運行，若HM=0，CPU繼續讀取指令并執行，繼續讀取指令并執行，HM=1，CPU停止工作。停止工作。5).其他降低功耗的功能其他降低功耗的功能T 除了上述四種省電方式外，還可以通過外部總線關斷、時鐘輸除了上述四種省電方式外，還可以

48、通過外部總線關斷、時鐘輸出（出（CLKOUT）關斷、）關斷、PLL分頻模式來降低處理器的功耗。分頻模式來降低處理器的功耗。下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁T 4. TMS320C54x省電方式及實現省電方式及實現第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現41T TMS320C54x通過兩個專用的可用軟件控制的引腳提供通用通過兩個專用的可用軟件控制的引腳提供通用的的I/O功能。這兩個專用的引腳分別是跳轉控制功能。這兩個專用的引腳分別是跳轉控制輸入輸入引腳引腳 和外部標志和外部標志輸出輸出引腳引腳XF。T 1.跳轉控制輸入引腳跳轉控

49、制輸入引腳T 跳轉控制輸入引腳可以用來監視外部接口器件的狀態。跳轉控制輸入引腳可以用來監視外部接口器件的狀態。T 2.外部標志輸出引腳外部標志輸出引腳XFT 外部標志輸出引腳外部標志輸出引腳XF是一個軟件控制的輸出引腳，可以用來是一個軟件控制的輸出引腳，可以用來給外部器件發信號。給外部器件發信號。 BIOBIO下一頁下一頁返回返回上一頁上一頁退出退出首頁首頁T 5.通用通用I/O引腳及應用引腳及應用第第6章章 TMS320C54x最小系統設計最小系統設計6.3 系統設計與實現系統設計與實現42T 例例 控制示例控制示例T XC 2, BIO ;該指令通過查詢外部引腳該指令通過查詢外部引腳 的狀態來控制程序的走向。的狀態來控制程序的走向。當滿足條件當滿足條件 =0時，則執行后面的一條雙字或兩條單字指令，否則，執時，則執行后面的一條雙字或兩條單字指令，否則，執行兩條行兩條NOP指令。指令。T 例例 XF控制示例控制示例T SSBX XF ;置位置位(1) XF引腳引腳T RSBX XF ;復位復位(0) XF引腳引腳BIOBIOBIOT 5.通用通用I/O引腳及應用引腳及應用第第6章章 TMS320C54x最小系統設計最小系統設