1、電子線路計算機輔助設計與優化 常用的計算機輔助設計軟件常用的計算機輔助設計軟件 -模擬電路模擬電路 數字電路數字電路 系統系統MAX+plus 、Quartus Workbench PSPICE PROTELSimulink System View設計舉例設計舉例優化設計優化設計第1章 緒論 1.1 EDA技術的必要性技術的必要性 1.2 EDA設計方法設計方法1.1 EDA概述 EDA與電子工程設計 電子產品的設計生產，從選題、方案論證、性能指標確定、裝調電路、修改、定型參數直到批量生產，是一個復雜而又費時的過程。該過程的任一環節，都對產品性能和經濟效益產生直接影響。傳統的電路裝配、調試過程

2、，一般均采用制作實際電路，進行電路測量，最后評估電路性能。若性能與設計值不符時，需調換參數并重新調試測量，直至符合設計要求為止。但是，當電路非常復雜時，采用插接板或焊接板組裝電路時所產生的連線錯誤、器件損壞等人為錯誤，常會造成人力、財力、時間的浪費及錯誤的性能評估。特別是現在大多數產品的頻率提高，性能差異很大。 電子電路的傳統設計方法已經不適應當前電子技術發展的要求，這就要借助計算機完成電子電路的輔助設計，即電子電路EDA技術。EDA包括電子工程設計的全過程，如系統結構模擬、電路特性分析、繪電路圖和制作PCB等。 EDA在電子工程設計中發揮了不可替代的重要作用，主要體現在3個方面。 1.驗證電

3、路方案設計的正確性 當要求的系統功能確定之后，首先采用系統仿真或結構模擬的方法驗證系統方案的可行性，這只要確定系統各環節的傳遞函數數學模型便可實現。 EDA的主要作用的主要作用這種系統仿真技術可推廣應用于非電專業的系統方案設計，或某種新理論、新構思的方案設計，進而對構成系統的各電路結構進行模擬分析，以判斷電路結構設計的正確性及性能指標的可實現性。這種精確的量化分析方法，對于提高設計水平和產品質量，具有重要的指導意義。2.電路特性的優化設計器件參數的容差和工作環境溫度將對電路工作的穩定性產生影響。傳統的電路設計方法，很難對這種影響進行全面的分析和了解，因而也就很難實現電路的優化設計。EDA技術中

4、的溫度分析和統計分析功能，既可以分析各種惡劣溫度條件下的電路特性，也可以對器件容差的影響進行全面的計算分析。其內容包括：對不同的容差特性進行規定次數的跟蹤分析蒙特卡羅分析）； 單獨分析每一器件容差對電路的影響量靈敏度分析）；分析全體器件容差對電路性能的最大影響量最壞情況分析）。采用統計分析方法，便于確定最佳元件參數、最佳電路結構以及適當的系統穩定裕度，真正做到電路的優化設計。 3.實現電路特性的模擬測試電子電路的設計過程中，大量的工作是各種數據測試及特性分析。但是，受測試手段及儀器精度所限，有些測試項目實現困難。例如，超高頻電路中的弱信號測量及噪聲測量、某些功率輸出電路中具有破壞性質的器件極限

5、參數測量，如高溫、高電壓、大電流等。采用EDA方式，可以方便地實現全功能測試，也可以直接模擬各種惡劣工作環境及各種極限條件下的電路特性而無器件或電路損壞之虞，較之傳統的設計方式要經濟得多。 隨著EDA技術的深入發展和EDA技術軟硬件性能價格比的不斷提高， EDA技術的應用將向廣度和深度兩個方面發展。根據利用EDA技術所開發的產品的最終主要硬件構成來分，EDA技術的應用發展將表現為如下幾種形式： (1) CPLD/FPGA系統：使用EDA技術開發CPLD/FPGA，使自行開發的CPLD/FPGA作為電子系統、控制系統、信息處理系統的主體。(2) “CPLD/FPGA+MCU系統：綜合應用EDA技

6、術與單片機技術，將自行開發的“CPLD/FPGA+MCU作為電子系統、控制系統、信息處理系統的主體。(3) “CPLD/FPGA+專用DSP處理器系統：將EDA技術與DSP專用處理器配合使用，用“CPLD/FPGA+專用DSP處理器構成一個數字信號處理系統的整體。 (4) 基于FPGA實現的現代DSP系統：基于SOPC(a System on a Programmable Chip)技術、EDA技術與FPGA技術實現方式的現代DSP系統。(5) 基于FPGA實現的SOC片上系統：使用超大規模的FPGA實現的，內含1個或數個嵌入式CPU或DSP，能夠實現復雜系統功能的單一芯片系統。(6) 基于F

7、PGA實現的嵌入式系統：使用CPLD/FPGA實現的，內含嵌入式處理器，能滿足對象系統要求的特定功能的，能夠嵌入到宿主系統的專用計算機應用系統。1.2 EDA設計方法分析方法以數字系統設計為例）傳統的電路設計方法都是自底向上進行設計的，也就是首先確定可用的元器件，然后根據這些器件進行邏輯設計，完成各模塊后進行連接，最后形成系統。 在基于EDA技術的系統設計的最重要環節在系統的基本功能或行為級上對設計的產品進行描述和定義時，我們采用自頂向下分析，自底向上設計的方法。所謂“自頂向下分析”，就是指將數字系統的整體逐步分解為各個子系統和模塊，若子系統規模較大，則還需將子系統進一步分解為更小的子系統和模

8、塊，層層分解，直至整個系統中各子系統關系合理，并便于邏輯電路級的設計和實現為止。采用自頂向下的設計方法有如下優點：(1) 自頂向下設計方法是一種模塊化設計方法。 (2) 由于高層設計同器件無關，可以完全獨立于目標器件的結構，因此在設計的最初階段，設計人員可以不受芯片結構的約束，集中精力對產品進行最適應市場需求的設計，從而避免了傳統設計方法中的再設計風險，縮短了產品的上市周期。(3) 由于系統采用硬件描述語言進行設計，可以完全獨立于目標器件的結構，因此設計易于在各種集成電路工藝或可編程器件之間移植。(4) 適合多個設計者同時進行設計。 表示方法 1文本表示方式最一般化、最具普遍性的設計表示方式就

9、是文本表示方式，也就是利用硬件描述語言(HDL)用軟件編程的方式來表達自己的設計。根據文本表示方式所使用的抽象層次，文本表示方式又可分為：行為描述、結構描述和數據流(寄存器傳輸級)描繪。文本表示方式的優點： 設計的可讀性好； 設計的復用性好； 設計的移植性好； 入檔、交流、交付方便。2圖形表示方式在EDA的設計中，有時也用圖形表示方式來表示自己的設計。圖形表示方式常用的有原理圖、狀態圖、波形圖等。 圖形表示方式的優點是直觀、方便，但是其存在以下缺點： 設計的可讀性差； 設計的復用性差； 設計的移植性差； 入檔、交流、交付不方便。3文本、圖形混用方式在EDA的設計中，根據自己設計所使用軟件的性能

10、及如何使設計簡單易行，有時也經常采用文本、圖形混用的方式。實現方法 1硬件描述語言編程實現法硬件描述語言編程實現法就是用VHDL等硬件描述語言來表達自己的設計思想，并使用EDA工具提供的文本編輯器以文本的方式進行設計輸入的一種實現方法。 2原理圖設計實現法原理圖設計實現法就是用原理圖表達自己的設計思想，并使用EDA工具提供的圖形編輯器以原理圖的方式進行設計輸入的一種實現方法。 3參數可設置兆功能塊實現法參數可設置兆功能塊實現法就是設計者可以根據實際電路的設計需要，選擇LPM (Library of Parameterized Moduels，參數可設置模塊庫，簡稱LPM) 庫中的適當模塊，并為

11、其設定適當的參數以滿足自己設計需要的一種實現方法。 4軟的或硬的IP核實現法軟的或硬的IP核實現法就是在大型系統的設計中，對于某些功能模塊的設計可通過調用已經購買的有關公司或電子工程技術人員的軟的或硬的IP(知識產權)核來實現。 組成模型1模塊模型在VHDL的設計中，最常用的方法就是將數字系統的整體逐步分解為各個子系統和模塊，若子系統規模較大，則還需將子系統進一步分解為更小的子系統和模塊，層層分解，直至整個系統中各子系統關系合理，并便于邏輯電路級的設計和實現為止。將系統分解后，首先將各個小的模塊作為一個單獨的設計實體進行設計，再將各個相關的設計實體組成更高層次的設計實體進行設計，如此重復下去，

12、直到最頂層的設計實體設計好為止，這就是模塊建模的思想。2進程模型在VHDL的設計中，對于一個系統中的多個模塊，我們也可以不采用實體互連的方法進行設計，而是通過進程的互連構成一個整體。所謂進程，就是對數字器件的功能和延時進行建模的設計實體。器件與進程的對應關系有如下幾種： 單個的器件映射為單個進程； 單個的器件映射為多個進程； 一系列器件映射為一個進程。數字系統模塊模型中模塊之間的連線在進程模型網絡中用信號進行標記。表示模型1原理框圖原理框圖就是通過一個設計實體內部各個組成部件的互連來描述系統的內部組成及其相互之間的關系的一種圖形表示模型。根據其描述的抽象層次，原理框圖有門級、寄存器級、芯片級、

13、系統級原理框圖等幾種。中斷控制器USART并 口RAM微處理器IMURADARC/DA/B計算機REGINCMUXREGSRQQQQSRCLK ASELECTCLK B門級寄存器級888芯片級系統級2時序圖 時序圖用圖形的方式來表示一個設計實體的輸入信號和輸出信號之間的時序關系，它應描述各種輸入信號可能出現的各種情形以及對應的輸出信號所處的狀態。從時序圖上，我們可以看出各輸入信號的種類，作用的先后，上升或下降沿的有效性，以及輸出信號的狀態。時序圖示意圖 ZXCLK3狀態機圖狀態機是一類很重要的時序電路，是許多數字電路的核心部件。狀態機圖是指用圖形的方式來表示一個設計實體的各種工作狀態、內部各工

14、作狀態轉換的條件以及各工作狀態對應的輸出信號序列。狀態機圖 S2S0S1R1/00/01/00/11/10/04狀態表、狀態賦值表在狀態機的設計中，也可以用另外一種方式狀態表、狀態賦值表來表示一個設計實體的各種工作狀態、內部各工作狀態轉換的條件以及各工作狀態對應的輸出信號序列。從狀態表、狀態賦值表上，可以清楚地看出一個設計實體的各種工作狀態、內部各工作狀態轉換的條件以及各工作狀態對應的輸出信號序列。狀態表01S0S1/0S2/0S1S1/1S2/0S2S1/0S2/1CODEY1Y0S000S101S211狀態賦值表 5流程圖算法流程圖是描述數字系統邏輯功能的最普通、最常用的工具之一。它由工作

15、塊、判別塊、條件塊以及指向線組成，與軟件設計中所用的流程圖極為相似。乘法器框圖右移PI I1I 0, P0輸入A, BEND1開始START1？I4?Bi1?P PA乘法電路START4A4B8PEND(a)NYN(b)YNY乘法器算法流程圖 6算法流程ASM圖用算法流程圖描述系統時，并未嚴格地規定完成各操作所需的時間及操作之間的時間關系，僅規定了操作的順序。對于采用同步時序結構的控制器，它在時鐘脈沖的驅動下將產生一系列的控制信號，使數據處理單元完成各種操作。 7助記狀態MDS圖MDS圖(Memonic Document State Diagram，助記狀態圖，或備有記憶文檔的狀態圖)是美國的

16、William Fletcher 于1980年提出的一種系統設計方法，MDS圖可從詳細邏輯流程圖直接導出，依據它可較直觀、方便地進行電路級的設計。(1) 將工作框轉換為狀態助記符：用圓來表示某一狀態，稱為狀態圓，圓中的字母為狀態值的助記符，用來區別不同的狀態。(2) 判斷框轉換為分支助記符：當判斷框轉換為分支符號后，判斷條件中的參數要用字母來表示，判斷條件用邏輯表達式表示(與或式)，邏輯表達式放置在分支旁邊，稱為分支條件；若流程圖兩個相鄰的工作框之間沒有判斷框，則對應的分支旁邊無分支表達式，這種分支稱為無條件分支。不管原流程圖中兩個工作框之間原有多少個判斷框，當轉換為MDS圖時只允許有一個分支

17、。(3) 多個判斷框轉換為條件分支助記符：在流程圖中，兩個工作框之間如果存在前后連續的多個判斷框，表示這些判斷條件必須同時滿足(即在邏輯上相當“與運算)時，邏輯操作才能轉換至下面的工作框。(4) 含有異步輸入信號的判斷條件的轉換：在畫詳細邏輯圖時必須對異步輸入信號進行同步化處理，并且規定在兩個工作框之間只允許存在一個異步輸入信號，當兩個工作框之間多于一個異步輸入信號時，必須增加工作框，以免丟失某些異步輸入信號。在詳細邏輯流程圖中，在判斷框中的邏輯符號“*”表明在判斷條件中存在異步輸入信號，當將詳細邏輯流程圖轉換為MDS圖時，應在狀態圖中標注“*”，表明分支條件中存在異步輸入信號。 (5) 輸出

18、信號轉換為助記符：詳細邏輯流程圖中的輸出信號有脈沖輸出信號、輸出有效、輸出無效和條件輸出信號等4種。 (6) 輸出信號的表格表達形式：在有些情況下，電路設計人員也采用表格形式表達在何時產生輸出信號，即將各個狀態及對應的輸出用表格的形式表達出來。某電路的狀態圖及其對應的MDS圖 Z2X1Z1X1Z2X1X2X1X201101111010010D/10 Z2 Z1C/C/00B/11A/012XX11X2XZ21D/ZB/Z1Z22XX11Z2ZA/X2 X1X2 X1C1X2XDZ2BA1X(b) 抽象后的狀態圖(c) MDS 圖(a) 狀態 圖一個乘法器中控制器的詳細邏輯流程圖及對應的MDS圖

19、CLRLTOCNT4CTRSLDSYnST OP1 CLR1開始ST1？CNT41?Yn1?NY OP2 LD1 OP3 LDS1NY OP4 RS1 CT1Y OP5 LTO1NS5S4YnCNT4S3YnCNT4S2S1STYn(a) 詳細邏輯流程圖(b) MDS圖8UML圖UML是由著名軟件技術專家G.Booch、J.Rumbaugh 和I.Jcobson倡導，并在Booch表示法、OOSE表示法以及OMT方法的基礎上，融合眾家之長而形成的，2019年底被國際OMG組織采納為基于對象技術的標準建模語言。 (1) 用例圖(Use Case Diagram)：它是一種描述Use Case的可視化工具，它用簡單的圖形元素表示出系統的活動者(Actor，是用戶作用于系統的一個角色，它可以是人，也可以是作用于系統的外部系統)