1、嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路第五章第五章 時序邏輯電路時序邏輯電路 (sequential logic circuit)5.1 5.1 概述概述5.2 5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法5.3 5.3 若干常用時序邏輯電路若干常用時序邏輯電路5.3.1 5.3.1 數碼寄存器與移位寄存器數碼寄存器與移位寄存器5.3.2 5.3.2 計數器計數器 5.4 5.4 時序邏輯電路的設計方法時序邏輯電路的設計方法* *5.5 5.5 時序邏輯電路中的競爭冒險現象時序邏輯電路中的競爭冒險現象本章小結本章小結嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路

2、5.1 5.1 概述概述一、一、 時序邏輯電路的結構及特點時序邏輯電路的結構及特點1 1、時序邏輯電路、時序邏輯電路任一時刻的輸出狀態不僅取決于當任一時刻的輸出狀態不僅取決于當時的輸入信號，還與電路的原狀態有關，時的輸入信號，還與電路的原狀態有關，或者說，還或者說，還以以前的輸入有關。具記憶性。以以前的輸入有關。具記憶性。區別于組合邏輯電路，無記憶性，門電路是它的基本區別于組合邏輯電路，無記憶性，門電路是它的基本單元。單元。2 2、時序邏輯電路的結構上的特點：、時序邏輯電路的結構上的特點：（1）一定含有具有記憶元件（最常用的是觸發器），由記憶元件和組合邏輯電路（可無）組成。（2）具有反饋通道。

3、存儲器的輸出狀態與輸入信號一起，共同決定組合邏輯電路的輸出。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路3 3、邏輯關系描述（邏輯函數表達式、邏輯關系描述（邏輯函數表達式三方程組）三方程組）1 1）輸出方程）輸出方程Y1=f1(X1,X2,Y1=f1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Y2=f2(X1,X2,Y2=f2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) Yj= fjYj= fj(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) 2 2）驅動

4、方程）驅動方程Z1=g1(X1,X2,Z1=g1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Z2=g2(X1,X2,Z2=g2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) ) Zm= gjZm= gj(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路4 4、分類、分類1 1）按電路中觸發器狀態變化是否同步分）按電路中觸發器狀態變化是否同步分同步時序電路、異步時序電路同步時序電路、異步時序電路2 2）按電路輸出信號的特性分）按電路輸出信號的特性分米利（米利（MealyMea

5、ly）型：其輸出不僅與現態有關，而且還取決于電）型：其輸出不僅與現態有關，而且還取決于電路的輸入變量。路的輸入變量。Y Y（tntn）=FX=FX（tntn），），Q Q（tntn） 穆爾（穆爾（MooreMoore）型：其輸出僅取決于電路的現態，與輸入變量）型：其輸出僅取決于電路的現態，與輸入變量無關。無關。Y Y（tntn）=FQ=FQ（tntn） 3 3）狀態方程）狀態方程Q1Q1n n+1+1=h1(X1,X2,=h1(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )Q2Q2n+1n+1=h2(X1,X2,=h2(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Q

6、m) ) QmQmn n+1+1= hm= hm(X1,X2,(X1,X2,Xi,Xi,Q1,Q2,Q1,Q2,Qm,Qm) )嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路3 3）按邏輯功能分）按邏輯功能分計數器、寄存器、移位寄存器、讀計數器、寄存器、移位寄存器、讀/ /寫存儲器、順序脈沖發生寫存儲器、順序脈沖發生器等。器等。一、分析時序邏輯電路的一般步驟一、分析時序邏輯電路的一般步驟 1由邏輯圖寫出下列各邏輯方程式： （1）各觸發器的時鐘方程。 （2）時序電路的輸出方程。 （3）各觸發器的驅動方程。5.2 5.2 時序邏輯電路的分析方法時序邏輯電路的分析方法嘉應學院電子信息工程系數

7、字電子技術第五章 時序邏輯電路 2將驅動方程代入相應觸發器的特性方程，求得時序邏輯電路的狀態方程。 3根據狀態方程和輸出方程，列出該時序電路的狀態表，畫出狀態圖或時序圖。 4根據電路的狀態表或狀態圖說明給定時序邏輯電路的邏輯功能。二、同步時序邏輯電路的分析舉例二、同步時序邏輯電路的分析舉例例例5.2.1：試分析圖：試分析圖5.2.2所示的時序邏輯電路。所示的時序邏輯電路。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQ

8、XJ1010KnQXJ0111K （2）寫出驅動方程：（3）寫出JK觸發器的特性方程，然后將各驅動方程代入JK觸發器的特性方程，得各觸發器的次態方程：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路輸出方程簡化為：由此作出狀態表及狀態圖。nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01（4）作狀態轉換表及狀態圖 當X=0時：觸發器的次態方程簡化為：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路由此作出狀態表及狀態圖。將X=0與X=1的狀態圖合并 起來得完整的狀態圖。0001100/0

9、0/00/11/11/01/0nnnQQQ0110nnnQQQ1011nnQQZ01當當X=1時：觸發器的次態方程簡化為：時：觸發器的次態方程簡化為：輸出方程簡化為：輸出方程簡化為：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（5 5）畫時序波形圖。）畫時序波形圖。0001100/00/00/11/11/01/01Q0QXCPZ根據狀態表或狀態圖，根據狀態表或狀態圖，可畫出在可畫出在CP脈沖作用下電路的時序圖。脈沖作用下電路的時序圖。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（6 6）邏輯功能分析：）邏輯功能分析：當當X=1=1時，按照減時，按照減1 1規律從規律從100

10、1001010010010循環變化，循環變化，并每當轉換為并每當轉換為0000狀態（最小數）時，輸出狀態（最小數）時，輸出Z=1=1。該電路一共有該電路一共有3 3個狀態個狀態0000、0101、1010。當當 X = 0= 0 時 ， 按 照 加時 ， 按 照 加 1 1 規 律 從規 律 從0001100000011000循環變化，并每循環變化，并每當轉換為當轉換為1010狀態（最大數）時，狀態（最大數）時，輸出輸出Z=1=1。所以該電路是一個可控的3進制計數器。0001100/00/00/11/11/01/0圖5.2.5 例5.2.1完整的狀態圖嘉應學院電子信息工程系數字電子技術第五章

11、時序邏輯電路三、異步時序邏輯電路的分析三、異步時序邏輯電路的分析* *分析異步時序邏輯電路的分析方法與同步時序邏輯電路的分分析異步時序邏輯電路的分析方法與同步時序邏輯電路的分析方法有差異：分析異步時序邏輯電路時需找出每次電路狀析方法有差異：分析異步時序邏輯電路時需找出每次電路狀態轉換時哪些觸發器有時鐘信號（計算觸發器次態），哪些態轉換時哪些觸發器有時鐘信號（計算觸發器次態），哪些觸發器沒有時鐘信號（觸發器保持原態）。其它步驟、方法觸發器沒有時鐘信號（觸發器保持原態）。其它步驟、方法一樣一樣異步時序邏輯電路的分析舉例異步時序邏輯電路的分析舉例* *嘉應學院電子信息工程系數字電子技術第五章 時序邏

12、輯電路例例5.2.2：試分析圖：試分析圖5.2.7所示的時序邏輯電路所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：該電路為異步時序邏輯電路。具體分析如下：（1）寫出各邏輯方程式。時鐘方程：時鐘方程：CP0=CP （時鐘脈沖源的上升沿觸發。）CP1 1= =Q0 0 （當（當FF0 0的的Q0 0由由0101時，時，Q1 1才可能改變狀態。）才可能改變狀態。）嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（3）作狀態轉換表。（2）將各驅動方程代入D觸發器的特性方程，得各觸發器的次態方程：1111nnQDQnnQDQ0010（CP由由01時此式有效）時此式有效） （Q0由由01

13、時此式有效）時此式有效） 輸出方程：輸出方程：各觸發器的驅動方程：各觸發器的驅動方程：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（5 5）邏輯功能分析）邏輯功能分析 由狀態圖可知：該電路一共有由狀態圖可知：該電路一共有4個狀態個狀態00、01、10、11，在時鐘脈沖作用下，按照減在時鐘脈沖作用下，按照減1規律循環變化，所以是一個規律循環變化，所以是一個4進制減法計數器，進制減法計數器，Z是借位信號。是借位信號。Q/0/0/110111000Q/001Z1QCPQ0（4）作狀態轉換圖、時序圖。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路集成數碼寄存器集成數碼寄存器74LSl

14、75 ：一、一、 數碼寄存器數碼寄存器數碼寄存器數碼寄存器存儲二進制數碼的時序電路組件。存儲二進制數碼的時序電路組件。1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR5.3 5.3 若干常用時序邏輯電路若干常用時序邏輯電路5.3.1 5.3.1 數碼寄存器和移位寄存器數碼寄存器和移位寄存器嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路D0D3是并行數據輸入端，是并行數據輸入端，CP為時鐘脈沖端。為時鐘脈沖端。Q0Q3是并行數據輸出端。是并行數據輸出端。7474LS175175的功能的功能: :RD是異步

15、清零控制端。是異步清零控制端。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路1 1單向移位寄存器單向移位寄存器（1 1）右移寄存器（）右移寄存器（D觸發器組成的觸發器組成的4 4位右移寄存器）位右移寄存器）右移寄存器的結構特點：右移寄存器的結構特點：左邊觸發器的輸出端接右鄰觸發器左邊觸發器的輸出端接右鄰觸發器的輸入端。的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3二、移位寄存器二、移位寄存器移位寄存器移位寄存器不但可以寄存數碼，而且在移位脈沖作用下，不但可以寄存數碼，而且在移位

16、脈沖作用下，寄存器中的數碼可根據需要向左或向右移動寄存器中的數碼可根據需要向左或向右移動1 1位。位。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3設移位寄存器的初始狀態為設移位寄存器的初始狀態為0000，串行輸入數碼，串行輸入數碼DI=1101，從，從高位到低位依次輸入。其高位到低位依次輸入。其狀態表如下：狀態表如下：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路在在4 4個移位脈沖作用下，輸入的個移位脈沖作用下，輸入的4 4位串行

17、數碼位串行數碼11011101全部存入了全部存入了寄存器中。寄存器中。這種輸入方式稱為這種輸入方式稱為串行輸入方式串行輸入方式。CPQ0Q1Q21234567893QID1110右移寄存器的時序圖：右移寄存器的時序圖：由于右移寄存器移位的方向為由于右移寄存器移位的方向為DIQ0 0Q1 1Q2 2Q3 3，即由，即由低位向高位移，所以又稱為上移寄存器。低位向高位移，所以又稱為上移寄存器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路左移寄存器的結構特點：左移寄存器的結構特點：右邊觸發器的輸出端接左鄰觸發器的右邊觸發器的輸出端接左鄰觸發器的輸入端。輸入端。1DC1RQ1DQRC1Q1D1

18、DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 輸 出3QQ1QQID串行輸入串行輸出2D3D（2 2）左移寄存器）左移寄存器2 2 雙向移位寄存器雙向移位寄存器 將右移寄存器和左移寄存器組合起來，并引入一控制端將右移寄存器和左移寄存器組合起來，并引入一控制端S便構成既可左移又可右移的雙向移位寄存器。便構成既可左移又可右移的雙向移位寄存器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當當S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現左移操作。，實現

19、左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并 行 輸 出當當S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現右移操作；，實現右移操作；嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路74194為四位雙向移位寄存器。為四位雙向移位寄存器。Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q

20、3為為并行輸出端。并行輸出端。DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2 2和和D3是并是并行輸入端。行輸入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD三、集成移位寄存器三、集成移位寄存器7419474194嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路74194的功能表：的功能表：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路書中書中239239頁：圖頁：圖5.3.85.3.8

21、，用，用74LS194A74LS194A接成多位（接成多位（8 8位）雙向移位）雙向移位寄存器的接法。位寄存器的接法。只需將其中一片的只需將其中一片的Q3Q3接至另一片的接至另一片的D DIRIR端，而將另一片的端，而將另一片的Q0Q0接接到這一片的到這一片的D DILIL，同時把兩片的，同時把兩片的S1S1、S0S0、CPCP和（和（RDRD非）分別并非）分別并聯就行。聯就行。例例5.3.1 5.3.1 書中書中23923974238(474238(4位加法器）、位加法器）、 74LS194A74LS194A（4 4 位雙向移位寄存器）位雙向移位寄存器）注意本書中的寄存器排位順序（低位到高位

22、：注意本書中的寄存器排位順序（低位到高位：Q0Q1Q2Q3Q0Q1Q2Q3），），右移為低位到高位，左移為高位到低位。右移為低位到高位，左移為高位到低位。5.3.2 5.3.2 計數器計數器計數器計數器用以統計輸入脈沖用以統計輸入脈沖CPCP個數的電路。個數的電路。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路計數器的分類：計數器的分類：（2 2）按數字的增減趨勢可分為加法計數器、減法計數）按數字的增減趨勢可分為加法計數器、減法計數器和可逆計數器。器和可逆計數器。（1 1）按計數進制可分為二進制計數器和非二進制計數器。）按計數進制可分為二進制計數器和非二進制計數器。非二進制計數器中最典

23、型的是二非二進制計數器中最典型的是二- -十進制計數器。十進制計數器。（3 3）按計數器中觸發器翻轉是否與計數脈沖同步分為同）按計數器中觸發器翻轉是否與計數脈沖同步分為同步計數器和異步計數器。步計數器和異步計數器。（4 4）按計數器的計數容量來區分，如十進制計數器、六）按計數器的計數容量來區分，如十進制計數器、六十進制計數器和十三進制計數器。十進制計數器和十三進制計數器。 計數器不僅能用于對時鐘脈沖計數，還可以用于分頻、定時、計數器不僅能用于對時鐘脈沖計數，還可以用于分頻、定時、產生節拍脈沖序列以及進行數字運算等。產生節拍脈沖序列以及進行數字運算等。主要特點：主要特點：1 1）一般只入）一般只

24、入CPCP，不另加輸入信號，輸出通常是現態的函數，不另加輸入信號，輸出通常是現態的函數，是一種是一種MooreMoore型的時序電路；型的時序電路；2 2）電路組成主要是時鐘觸發器，）電路組成主要是時鐘觸發器，且多為且多為T T、TT觸發器。觸發器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路由于該計數器的翻轉規律性較強，只需用由于該計數器的翻轉規律性較強，只需用“觀察法觀察法”就可設計就可設計出電路。出電路。 因為是因為是“同步同步”方式，所以將方式，所以將所有觸發器的所有觸發器的CPCP端連在一起，端連在一起，接計數脈沖。接計數脈沖。 然后分析狀態然后分析狀態圖，選擇適當圖，選擇

25、適當的的JKJK信號。信號。一、一、二進制計數器二進制計數器1 1、二進制同步計數器二進制同步計數器 （1 1）二進制同步加法計數器）二進制同步加法計數器嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路計數規則：計數規則：241241頁，在一個多位二進制數的末位上加頁，在一個多位二進制數的末位上加1 1時，若時，若其中第其中第i i位（即任何一位）以下各位皆為位（即任何一位）以下各位皆為1 1時，時，則第則第i i位改變位改變狀態（由狀態（由0 0變為變為1 1，由，由1 1變為變為0 0），而最低位的狀態每次加，而最低位的狀態每次加1 1時時都要改變。例如：都要改變。例如：同步計數器既

26、可用同步計數器既可用T T觸發器構成，也可用觸發器構成，也可用TT觸發器構成。觸發器構成。如果用如果用T T觸發器構成，則每次觸發器構成，則每次CPCP信號到達時應使該翻轉的那些信號到達時應使該翻轉的那些觸發器輸入控制端觸發器輸入控制端Ti=1Ti=1，不該翻轉的，不該翻轉的Ti=0Ti=0。（即用信號去控制）。（即用信號去控制）如果用如果用TT觸發器構成，則每次觸發器構成，則每次CPCP信號到達時只能加到該翻轉信號到達時只能加到該翻轉的那些觸發器的的那些觸發器的CPCP輸入端上，而不能加給那些不該翻轉的觸發輸入端上，而不能加給那些不該翻轉的觸發器。（即用器。（即用CPCP去控制）去控制）用用

27、T T觸發器構成的計數器，第觸發器構成的計數器，第i i個觸發器的輸入控制端個觸發器的輸入控制端TiTi應輸入應輸入的驅動方程通式：的驅動方程通式：Ti=Qi-1 Ti=Qi-1 Qi Qi-2 -2 Q1 Q1 Q0 Q0嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路由由T T構成的構成的4 4位同步計數器（先由位同步計數器（先由JKJK構成構成T T）各觸發器的驅動方程）各觸發器的驅動方程如下：如下：T0=1=J0=K0 T0=1=J0=K0 最低位的狀態在每次減最低位的狀態在每次減1 1時都要改變，即時都要改變，即T0=1T0=1（不在（不在TiTi公式里）公式里）T1=Q0=J

28、1=K1T1=Q0=J1=K1T2=Q0Q1=J2=K2T2=Q0Q1=J2=K2T3=Q0Q1Q2=J3=K3T3=Q0Q1Q2=J3=K3狀態方程：狀態方程：輸出方程：輸出方程：C=Q0Q1Q2Q3C=Q0Q1Q2Q3嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脈沖1JQ&計數脈沖RQ&1KQ1J11J1KQ0CR分析狀態圖可見：分析狀態圖可見：FF0 0：每來一個：每來一個CP，向相反的狀態翻轉一次。所以選向相反的狀態翻轉一次。所以選J0 0= =K0 0=1=1。

29、FF1 1：當：當Q0 0=1=1時，來一個時，來一個CP，向相反的狀態翻轉一次。所以選向相反的狀態翻轉一次。所以選J1 1= =K1 1= = Q0 0 。FF2 2：當：當Q0 0Q1 1=1=1時，時， 來一個來一個CP，向相反的狀態翻轉一次。所以選向相反的狀態翻轉一次。所以選J2 2= =K2 2= = Q0 0Q1 1FF3 3： 當當Q0 0Q1 1Q3 3=1=1時，時， 來一個來一個CP，向相反的狀態翻轉一次。所向相反的狀態翻轉一次。所以選以選J3 3= =K3 3= = Q0 0Q1 1Q3 31嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路CPQ0Q1Q2Q3用用“

30、觀察法觀察法”作出該電路的時序波形圖和狀態圖。作出該電路的時序波形圖和狀態圖。由時序圖可以看出，由時序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計數脈沖的周期分別是計數脈沖( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計數器也可作為分頻倍，因而計數器也可作為分頻器。器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路將加法計數器和減法計數器合并起來，并引入一加將加法計數器和減法計數器合并起來，并引入一加/ /減控制信減控制信號號X便構成便構成4 4位二進制同步可逆計數器，各觸發器的驅動方位二進制同步可逆計數器，各觸發器的驅動方程為：

31、程為：就構成了就構成了4 4位二進制同步減法計數器。位二進制同步減法計數器。最低位的狀態在每次減最低位的狀態在每次減1 1時都要時都要改變，即改變，即T0=1T0=1（不在（不在TiTi公式里）公式里）（3 3）二進制同步可逆計數器）二進制同步可逆計數器（2 2）二進制同步減法計數器）二進制同步減法計數器分析分析4 4位二進制同步減法計數器的狀態表，書中位二進制同步減法計數器的狀態表，書中246246頁，第頁，第i i位位觸發器輸入端觸發器輸入端TiTi的邏輯式通式為：的邏輯式通式為：只要將各觸發器的驅動方程改為：只要將各觸發器的驅動方程改為：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯

32、電路作出二進制同步可逆計數器的邏輯圖：作出二進制同步可逆計數器的邏輯圖：當控制信號當控制信號X=0時，時，FF1FF3中的各中的各J、K端分別與低位各觸發端分別與低位各觸發器器 的端相連，作減法計數。的端相連，作減法計數。實現了可逆計數器的功能。實現了可逆計數器的功能。QR02Q11JQCRRQFF清零脈沖FFC10C11K1K計數脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/減控制信號Q當控制信號當控制信號X=1時，時，FF1FF3中的各中的各J、K端分別與低位端分別與低位各觸發器的各觸發器的Q端相連，作加法計數。端相連，作加法計數。嘉應學院電子信

33、息工程系數字電子技術第五章 時序邏輯電路工作原理：（工作原理：（256頁）頁） 4個個JK觸發器都接成觸發器都接成T觸發器。在做觸發器。在做“加加1”1”計數時采取從低位到高位逐位進位的方式工作的。因計數時采取從低位到高位逐位進位的方式工作的。因此，其中的各個觸發器不是同時翻轉的。若用下降沿動作的此，其中的各個觸發器不是同時翻轉的。若用下降沿動作的觸發器觸發器T組成計數器，則只要將低位觸發器的組成計數器，則只要將低位觸發器的Q Q端接至高位端接至高位觸發器的時鐘輸入端就行。當低位由觸發器的時鐘輸入端就行。當低位由1 1變為變為0 0時，時，Q Q端的下降沿端的下降沿正好可以作為高位的時鐘信號。

34、正好可以作為高位的時鐘信號。 1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數脈沖清零脈沖QQQQ2 2、二進制異步計數器二進制異步計數器 （1 1）二進制異步加法計數器（）二進制異步加法計數器（4 4位）位） 嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路每當每當Q0由由1變變0，FF1向相反的狀態翻轉一次；向相反的狀態翻轉一次；每當每當Q1由由1變變0，FF2向相反的狀態翻轉一次；向相反的狀態翻轉一次；每當每當Q2由由1變變0，FF3向相反的狀態翻轉一次。向相反的狀態翻轉一次。每來一個每來一個CP的下降沿時，的下降沿時，

35、FF0向相反的狀態翻轉一次；向相反的狀態翻轉一次；嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路由時序圖可以看出，由時序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計數脈沖的周期分別是計數脈沖( (CP) )周期的周期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計數器也可作為分頻器。倍，因而計數器也可作為分頻器。CPQ0Q1Q2Q3用用“觀察法觀察法”作出該電路的時序波形圖和狀態圖。作出該電路的時序波形圖和狀態圖。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（2 2）二進制異步減法計數器）二進制異步減法計數器書中書中257257頁，圖頁，圖5.3

36、.28 5.3.28 下降沿動作的異步二進制減法計數器，下降沿動作的異步二進制減法計數器，Q Q非作高位非作高位CP CP ，用，用JKJK觸發器連成觸發器連成TT觸發器構成。觸發器構成。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路工作原理：工作原理：D觸發器也都接成觸發器也都接成T觸發器觸發器。 由于是上升沿觸發，則應將低位觸發器的由于是上升沿觸發，則應將低位觸發器的Q端與相鄰高端與相鄰高位觸發器的時鐘脈沖輸入端相連，即從位觸發器的時鐘脈沖輸入端相連，即從Q端取借位信端取借位信號。它也同樣具有分頻作用。號。它也同樣具有分頻作用。C1CPFF31DQ3計數脈沖QRQ31DQQ22FF

37、C1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR用用4 4個上升沿觸發的個上升沿觸發的D觸發器組成的觸發器組成的4 4位異步二進制減法計數器。位異步二進制減法計數器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3二進制異步減法計數器的二進制異步減法計數器的時序波形圖和狀態圖。時序波形圖和狀態圖。在異步計數器中，高位觸發器的狀態翻轉必須在相鄰觸發器在異步計數器中，高位觸發器的狀態翻轉必須在相鄰觸發

38、器產生進位信號（加計數）或借位信號（減計數）之后才能實產生進位信號（加計數）或借位信號（減計數）之后才能實現，所以工作速度較低。為了提高計數速度，可采用同步計現，所以工作速度較低。為了提高計數速度，可采用同步計數器。數器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路 （1 1）4 4位二進制同步加法計數器位二進制同步加法計數器7416174161（書中（書中245245頁，圖頁，圖5.3.145.3.14）RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1

39、K&10Q0D1&1EPET11D2D3DCPLDRDRCO3 3集成二進制計數器舉例集成二進制計數器舉例嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路w7416174161具有以下功能：具有以下功能： 計數。計數。 同步并行預置數。同步并行預置數。RCO為進位輸出端。為進位輸出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO 異步清零。異步清零。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150

40、120清零異步同步置數加法計數保持嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D（2）4位二進制同步可逆計數器位二進制同步可逆計數器74191（書中（書中248248頁，圖頁，圖5.3.175.3.17）嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路當當N=2n時，就是前面討論的時，就是前面討論的n位二進制計數器；位二進制計數器；當當N2n時，常稱為非二進制計數

41、器。非二進制時，常稱為非二進制計數器。非二進制計數器中最常用的是十進制計數器。計數器中最常用的是十進制計數器。二、非二進制計數器二、非二進制計數器N進制計數器又稱模進制計數器又稱模N計數器。計數器。（書中（書中251251頁）頁）1 184218421BCD碼同步十進制加法計數器（書中碼同步十進制加法計數器（書中251251頁，圖頁，圖5.3.205.3.20）書中書中251251頁，圖頁，圖5.3.205.3.20電路是用同步二進制（四位）加法計數器電路是用同步二進制（四位）加法計數器圖圖5.3.115.3.11電路的基礎上略加修改而成，由電路的基礎上略加修改而成，由T T觸發器組成的同步十

42、觸發器組成的同步十進制加法計數器。應使進制加法計數器。應使10011001加加1 1后為后為00000000。電路改成：第十個。電路改成：第十個CPCP輸入后，輸入后，FF1FF1和和FF2FF2維持維持0 0狀態不變，狀態不變，FF0FF0和和FF3FF3從從1 1翻轉為翻轉為0 0，故電，故電路返回路返回00000000。第十個。第十個CPCP輸入時，應使輸入時，應使T0=1T0=1，T1=0T1=0，T2=0T2=0，T3=1T3=1。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路驅動方程改為：驅動方程改為：設計時要保證不影響設計時要保證不影響00000000至至10011001

43、十個數的計數，例如從十個數的計數，例如從10001000加一個加一個CPCP計至計至10011001時，驅動方程為時，驅動方程為圖圖5.3.235.3.23電路是用同步二進制（四位）減法計數器圖電路是用同步二進制（四位）減法計數器圖5.3.165.3.16電路的基礎上略加修改而成，由電路的基礎上略加修改而成，由T T觸發器組成的同步十進制減觸發器組成的同步十進制減法計數器。應使法計數器。應使00000000減減1 1后變為后變為1001 1001 。電路改成：第十個。電路改成：第十個CPCP輸入后，輸入后，FF1FF1和和FF2FF2維持維持0 0狀態不變，狀態不變，FF0FF0和和FF3FF

44、3從從0 0翻轉為翻轉為1 1，故，故電路返回電路返回10011001。第十個。第十個CPCP輸入時，應使輸入時，應使T0=1T0=1，T1=0T1=0，T2=0T2=0，T3=1T3=1。84218421BCD碼同步十進制減法計數器碼同步十進制減法計數器嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路QQ1KR1J2QC10C111JFFRQ計數脈沖清零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（1）寫出驅動方程：）寫出驅動方程：10J

45、10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（2）將各驅動方程代入將各驅動方程代入JK觸發器的特性方程，得各觸發器觸發器的特性方程，得各觸發器的次態方程：的次態方程： nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QKnnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ3030

46、12333313先寫出先寫出JK觸發器的特性方程觸發器的特性方程嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路設初態為設初態為Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次態方程進行計算，得狀態，代入次態方程進行計算，得狀態轉換表如表轉換表如表5.3.55.3.5所示。所示。（3）作狀態轉換表。）作狀態轉換表。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路231 0QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（4 4）作狀態圖及時序圖。）作狀態圖及時序圖。嘉應學院電子信息工程系

47、數字電子技術第五章 時序邏輯電路 由于電路中有由于電路中有4個觸發器，它們的狀態組合共有個觸發器，它們的狀態組合共有16種。而在種。而在8421BCD碼計數器中只用了碼計數器中只用了10種，稱為有效狀態。其余種，稱為有效狀態。其余6種狀態稱為無效狀態。種狀態稱為無效狀態。當由于某種原因，使計數器進入無效狀態時，如果能在時鐘信當由于某種原因，使計數器進入無效狀態時，如果能在時鐘信號作用下，最終進入有效狀態，我們就稱該電路具有號作用下，最終進入有效狀態，我們就稱該電路具有自啟動自啟動能力能力。231 0QQQ Q0000100001000011000100101001010101100111101

48、010111101110011111110有效循環（5）檢查電路能否自啟動）檢查電路能否自啟動用同樣的分析的方法分別求出用同樣的分析的方法分別求出6種無效狀態下的次態，得到完種無效狀態下的次態，得到完整的狀態轉換圖。可見，該計數器能夠自啟動。整的狀態轉換圖。可見，該計數器能夠自啟動。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路CP2 2= =Q1 1 （當（當FF1 1的的Q1 1由由1010時，時，Q2 2才可能改變狀態。）才可能改變狀態。）用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：（1 1）寫出各邏輯方程式。）寫出

49、各邏輯方程式。 時鐘方程：時鐘方程： CP0 0= =CP （時鐘脈沖源的下降沿觸發。）（時鐘脈沖源的下降沿觸發。）CP1 1= =Q0 0 （當（當FF0 0的的Q0 0由由1010時，時，Q1 1才可能改變狀態。才可能改變狀態。) )CP3 3= =Q0 0 （當（當FF0 0的的Q0 0由由1010時，時，Q3 3才可能改變狀態才可能改變狀態) )1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數脈沖清零脈沖QQQQ&28421BCD碼異步十進制加法計數器碼異步十進制加法計數器嘉應學院電子信息工程系數字電子技術第五章 時

50、序邏輯電路1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數脈沖清零脈沖QQQQ&各觸發器的驅動方程：各觸發器的驅動方程：10J10KnQJ3111K12J12KnnQQJ12313K嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（2）將各驅動方程代入）將各驅動方程代入JK觸發器的特性方程，得各觸發觸發器的特性方程，得各觸發器的次態方程：器的次態方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由10時此式有效） nnnnnQQQKQJQ13111111（Q0由

51、10時此式有效） nnnnQQKQJQ2222212（Q1由10時此式有效） nnnnnnQQQQKQJQ312333313（Q0由10時此式有效） 嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路設初態為設初態為Q3Q2Q1Q0=0000，代入次態方程進行計算，得狀態轉換表。，代入次態方程進行計算，得狀態轉換表。（3）作狀態轉換表。）作狀態轉換表。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路3Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPR

52、DDL3 3集成十進制計數器舉例集成十進制計數器舉例（1 1）84218421BCD碼同步加法計數器碼同步加法計數器7416074160（與（與7416174161功能類似）功能類似）（書中（書中253253頁）頁）嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路二進制計數器的時鐘輸入端為二進制計數器的時鐘輸入端為CP1 1，輸出端為，輸出端為Q0 0；五進制計數器的時鐘輸入端為五進制計數器的時鐘輸入端為CP2 2，輸出端為，輸出端為Q1 1、Q2 2、Q3 3。7429074290包含一個獨立的包含一個獨立的1 1位二進制計數器和一個獨立的異步五進位二進制計數器和一個獨立的異步五進制計

53、數器。制計數器。如果將如果將Q0 0與與CP2 2相連，相連，CP1 1作時鐘脈沖輸入端，作時鐘脈沖輸入端，Q0 0Q3 3作輸出作輸出端，則為端，則為84218421BCD碼十進制計數器。碼十進制計數器。（2 2）二）二五五十進制異步加法計數器十進制異步加法計數器7429074290（書中（書中259259頁）頁）嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路 異步清零。異步清零。 計數。計數。 異步置數（置異步置數（置9 9）。）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)

54、0(2)21Q3Q0Q1Q2CPCPRRRR7429074290的功能：的功能：嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路書中書中259259頁：若以頁：若以CP0CP0為計數輸入端、為計數輸入端、Q0Q0為輸出端，即得到為輸出端，即得到二進制計數器（或二分頻器）；若以二進制計數器（或二分頻器）；若以CP1CP1為計數輸入端、為計數輸入端、Q1Q1、Q2Q2、Q3Q3為輸出端，即得到五進制計數器（或五分頻器）；為輸出端，即得到五進制計數器（或五分頻器）；若將若將CP1CP1與與Q0Q0相連，同時以相連，同時以CP0CP0為計數輸入端，為計數輸入端，Q0Q0、Q1Q1、Q2Q2、Q3

55、Q3為輸出端，即得到十進制計數器（或十分頻器）。為輸出端，即得到十進制計數器（或十分頻器）。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路（1 1）同步級聯。）同步級聯。例：用兩片例：用兩片4 4位二進制加法計數器位二進制加法計數器7416174161采用同步級聯方式采用同步級聯方式構成的構成的8 8位二進制同步加法計數器，模為位二進制同步加法計數器，模為161616=25616=256。低位向高位進位低位向高位進位按十六進制按十六進制方式。高位使能端由低位的進方式。高位使能端由低位的進位供給，共用位供給，共用CPCP，叫并行進位方式。，叫并行進位方式。1 1計數器的級聯（書中計數器的

56、級聯（書中263263，MNMN的情況，的情況，M=N1M=N1* *N2N2）3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計數脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q三、集成計數器的應用三、集成計數器的應用嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計數脈沖D/UENL0132Q Q Q

57、 QQ6Q7Q4Q5D（2）異步級聯 例：用兩片74191采用異步級聯方式構成8位二進制異步可逆計數器。高位的CP由低位的進位供給,叫串行進位方式。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路例：如用兩片例：如用兩片74290采用異步級聯方式組成的二位采用異步級聯方式組成的二位8421BCD碼十進制加法計數器。碼十進制加法計數器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)計數脈沖置數脈沖清零脈沖個位輸出十位輸出01Q2QQ3Q01Q2

58、QQ3Q（3）用計數器的輸出端作進位）用計數器的輸出端作進位/借位端借位端有的集成計數器沒有進位有的集成計數器沒有進位/借位輸出端，這時可根據具體情況，借位輸出端，這時可根據具體情況，用計數器的輸出信號用計數器的輸出信號Q3、Q2、Q1、Q0產生一個進位產生一個進位/借位。借位。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路2 2組成任意進制計數器組成任意進制計數器 MNMN的情況的情況(260(260頁）頁）充分利用清零端或置數控制端，讓電路跳過某些狀態而獲得。充分利用清零端或置數控制端，讓電路跳過某些狀態而獲得。設法跳過設法跳過N-MN-M個狀態。書中圖個狀態。書中圖5.3.335

59、.3.33同步與異步置數置零的區同步與異步置數置零的區別別. .嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路例：用集成計數器例：用集成計數器74160和與非門組成的和與非門組成的6進制計數器。進制計數器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ計數脈沖RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3（1）異步異步清零法清零法異步清零法適用于具有異步清零端的集成計數器。異步清零法適用于具有異步清零端的集成計數器。 嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路QDRETEP

60、74163DRCO33QD211QL010QDCPDD1計數脈沖2&0132Q Q Q Q3Q0010000000011Q0001Q1Q010020101（2）同步清零法）同步清零法同步清零法適用于具有同步清零端的集成計數器。同步清零法適用于具有同步清零端的集成計數器。例：用集成計數器例：用集成計數器74163(具有同步清零端具有同步清零端)和與非門組成的和與非門組成的6進制計數器。進制計數器。嘉應學院電子信息工程系數字電子技術第五章 時序邏輯電路LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數脈沖&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010（3 3）異步預置數法）異步預置數法異步預置數法適用于具有異步預置端的集成計數器。異步預置數法適用于具有異步預置端的集成