1、1Chap6 金屬氧化物半導體場效應管2概述 MOSFET： Metal Oxide Semiconductor Field Effect Transistor，是超大規模集成電路的主流器件。 圖6-1：MOSFET的透視圖 柵極：鋁、多晶硅（poly）等 絕緣層：sio2 圖中尺寸的表示：溝道長度、氧化層厚度、器件寬度3概述 原極和襯底、漏極和襯底形成兩個PN結。 工作原理：在柵極加上足夠大的電壓，在柵極下方的半導體表面上會形成反型層，從而將漏極和源極連接，形成導電溝道。 N溝道和P溝道 MOSFET只有一種載流子導電，是單極器件4概述 導電溝道的電導受控于柵極電壓，所以漏極電流的大小不僅受

2、漏電壓的控制，還受到柵電壓的控制，這是MOSFET晶體管的工作基本原理。 MOSFET是利用半導體的表面效應制成的器件 器件的工作原理與表面現象和性質密切相關。56.1 理想MOS結構的表明空間電荷區 理想MOS結構和實際MOS結構 圖6-2：MOS電容器的基本結構和能帶圖 理想MOS結構基于以下假設： （1）在氧化物中或在氧化物和半導體之間的界面上不存在電荷。 （2）金屬和半導體之間的功函數差為零，如繪于圖6-2b中的情形。6 功函數：真空能級到費米能級的能量間隔，即阻止電子逃逸的勢壘。 第二個條件表明金屬和半導體表面的勢能相等。 前兩個條件表明：若沒有外加電壓，半導體的能帶從表面到內部都是

3、平的。6.1 理想MOS結構的表明空間電荷區7 （3）sio2層是良好的絕緣體，能阻擋直流電流流過。 因此，即使有外加電壓，表面空間電荷區也處于熱平衡狀態，這使得整個表面空間電荷區中費米能級為常數。6.1 理想MOS結構的表明空間電荷區86.1.1半導體表面空間電荷區 當在電容器兩端加上電壓后，就會在MOS電容器的兩個極板金屬和半導體上產生感應電荷。 電量相同，極性相反，分別為QM和QS。 由于金屬中的自由載流子濃度遠大于半導體，因此在半導體中形成一個相當厚的電荷層。 空間電荷區的電場從半導體表面到內部逐漸減弱。96.1.1半導體表面空間電荷區 根據電磁場的邊界條件，每個極板上的感應電荷與電場

4、之間滿足如下關系： 為自由空間的電容率， 為氧化物的相對介電常數， 為半導體表面的電場， 為半導體相對介電常數， 為氧化層中的電場。SSOOSMEkEkQQ000OkSESkOE106.1.1半導體表面空間電荷區 空間電荷區中電場的出現使半導體表面與體之間產生一個電位差。 半導體表面電勢 ，被稱為表面勢。 圖6-3，加上電壓后MOS結構內的電位分布。S116.1.1半導體表面空間電荷區 為空間電荷區在半導體內部的邊界，亦即空間電荷區寬度。 外加電壓 為跨越氧化層的電壓 和表面勢 所分攤：dxGV0VSSGVV0126.1.1半導體表面空間電荷區136.1.2 載流子的積累、耗盡和反型 空間電荷

5、區的電勢差改變了空間電荷區的能帶圖。 根據外加電壓VG的極性和大小，在半導體表明有可能實現三種不同的載流子分布情況：載流子積累、載流子耗盡和載流子反型。146.1.2 載流子的積累、耗盡和反型 1、載流子積累 緊靠硅表面的多數載流子濃度大于體內熱平衡多數載流子濃度時，稱為載流子積累現象。 以P型半導體為例，金屬電極加負電壓，半導體表面電勢為負，表面能帶向上彎曲156.1.2 載流子的積累、耗盡和反型 由熱平衡載流子密度(1-7-28和1-7-29) 如圖6-4（a）在半導體表面形成空穴積累。exp(1 71)FiiEEnnKTexp(1 72)iFiEEpnKT166.1.2 載流子的積累、耗

6、盡和反型176.1.2 載流子的積累、耗盡和反型 2、載流子耗盡 金屬電極加正電壓，半導體表面電勢為正，表面能帶向下彎曲，造成表面多數載流子空穴的耗盡，少子電子的數目有所增加。 單位面積下的總電荷為： 式中 為耗盡層寬度。daBSxqNQQdx186.1.2 載流子的積累、耗盡和反型 由泊松方程 可以得到如下的關系，類似于NP單邊突變結adsNnNpkqdxd22022sdaSkxqN 21dSxxx196.1.2 載流子的積累、耗盡和反型206.1.2 載流子的積累、耗盡和反型 3、載流子反型 在耗盡基礎上進一步增加偏壓，使能帶進一步向下彎曲，在半導體表面，出現少數載流子電子濃度高于本征載流

7、子濃度，而多數載流子空穴的濃度低于本征載流子濃度的現象，即表面的半導體由P型變成了N型，稱為反型層，這種現象稱為載流子反型。216.1.2 載流子的積累、耗盡和反型 如圖6-4（c）所示。在xI的右邊區域仍然為P型，半導體表面感應出PN結。 當撤銷外加電壓后，反型層消失，PN結也消失。 這種PN結稱為物理PN結。226.1.2 載流子的積累、耗盡和反型236.1.3 反型和強反型條件 反型的特點：半導體表面少數載流子電子濃度高于本征載流子濃度即 因此反型條件為 即半導體表面電勢等于半導體體內的費米勢 isnn fsisnn qEEFif0246.1.3 反型和強反型條件 強反型的特點：半導體表

8、面少數載流子電子濃度高于熱平衡時的多數載流子濃度即 因此反型條件為 為出現強反型時的表面電勢。fsi2Si0pns0pns256.1.3 反型和強反型條件 出現強反型后，繼續增加偏壓VG，導帶電子在很薄的強反型層中迅速增加，屏蔽了外電場。 空間電荷區的勢壘高度、表面勢、固定的受主電荷，以及空間電荷區的寬度，都基本不變。 反型層又稱為導電溝道，是MOS場效應晶體管工作的物理基礎。266.1.3 反型和強反型條件x 0 E Ix fq fq cE vE iE 276.1.3 反型和強反型條件 由公式6-1-16，發生強反型時的感應PN結耗盡層厚度為 由公式6-1-15， 總的表面空間電荷為qNak

9、qNakxfSsiSdm0042dmaBxqNQdmaIBISxqNQQQQ286.1.3 反型和強反型條件 為反型層中單位面積下的可動電荷，又稱為溝道電荷。 對于P型半導體，就是反型層中單位面積的電子電荷，是外加電壓VG的函數（公式6-1-9和6-1-2），在MOSFET中是傳導電流的載流子。IQ296.2 理想MOS電容器 MOS系統具有一定的電容效應，因此把它叫做MOS電容器。但QM并不正比于VG，因此需要討論微分電容。 系統單位面積的微分電容GMdVdQC 306.2 理想MOS電容器 微分電容C與外加偏壓VG的關系稱為MOS系統的電容電壓特性。 令MsMMGdQddQdVdQdVC0

10、100dVdQCMSSSMSddQddQC316.2 理想MOS電容器 則有 其中 為絕緣層單位面積上的電容， 為半導體表面空間電荷區單位面積電容兩者串聯構成MOS電容C。 稱為歸一化電容。SCCC11100CSCSCCCC0011326.2 理想MOS電容器 絕緣層電容為常數，不隨外加電壓變化： 因此求MOS系統的電容電壓特性關鍵是求CS隨VG變化的規律。 將電容隨電壓的變化分成幾個區域，大致情況如圖6-7所示。00000 xkdVdQCM336.2 理想MOS電容器346.2 理想MOS電容器 （1）積累區（VG0） 由下列兩個公式 得到電容daSxqNQ022sdaSkxqNdSSxkC

11、0386.2 理想MOS電容器 耗盡層厚度隨電壓上升而加厚，CS下降。 歸一化電容 隨著外加偏壓 的增加而減小。如圖6-7和6-9所示。21212020002002121GSaGSaVxkqNkVkqNCCC0CCGV396.2 理想MOS電容器 （4）反型區（VG0） 出現反型后的電容與電壓變化頻率有很大關系，如圖6-9所示。 在積累區和耗盡區，QS的變化主要由多子空穴的流動引起，變化的快慢由襯底的介電弛豫時間 決定，一般較短。即只要外界電壓的變化頻率 電容C就與頻率無關。ddf/1406.2 理想MOS電容器 出現反型后，少子濃度不能被忽略，表面電荷由兩部分組成：反型層中的電子電荷QI，耗

12、盡層中的受主電荷QB 表面電容CS為SBSISSSddQddQddQCBISQQQ416.2 理想MOS電容器 先考慮QI的積累過程，有兩個來源：來自于襯底，很少；來自于耗盡區的電子空穴對產生，與載流子壽命有關（一般較長） 同樣，當MOS上的電壓減小時，反型層中的電子要減少，少子數目的減少主要依賴于電子和空穴在耗盡層的復合來實現。426.2 理想MOS電容器 （1）高頻電壓 電壓的變化太快，使得QI來不及變化0SIddQdsSBSxkddQC00011/11xkxkCCCCSdSOO436.2 理想MOS電容器 隨著VG的增加，耗盡層厚度增加，電容下降。 隨著VG增加而形成強反型時，反型層中的

13、電子電荷不斷增加，xd不再增加，MOS電容達到最小值。如圖6-7中的虛線。446.2 理想MOS電容器 （2）低頻電壓 此時載流子壽命與信號頻率變化相當，反型層中的電子電荷變化屏蔽了信號電場,QI的變化對電容貢獻較大，而耗盡層寬度和電荷基本不變。 形成反型后，QI隨電壓的變化很快，CS很大 。如圖6-7。SISddQC1/11SOOCCCC456.2 理想MOS電容器 總結：MOS系統電容特性 1。由兩個電容CO和CS串聯。較小的電容起主要作用。 2、C-V特性 積累區、平帶情況、耗盡區、反型區、C-V特性隨信號頻率的變化。466.3 溝道電導與閾值電壓 一、溝道電導 反型層在源和漏之間形成了

14、一條導電通道，稱為溝道。 溝道電導為 式中 為溝道中的電子濃度。 為溝道寬度。 dxxnqLZgIxnII0 xnIIx476.3 溝道電導與閾值電壓 即為反型層中單位面積下的總的電子電荷 溝道電導為 0IxIIqnx dxQ InIQLZg486.3 溝道電導與閾值電壓 二、閾值電壓 ：定義為形成強反型所需要的最小柵電壓。 當出現強反型時THVSiBIGCQCQV00496.3 溝道電導與閾值電壓 溝道感應電荷QI受到VG的控制，只有當VGVTH時，才會有QI。這是MOSFET工作的基礎-場效應。 閾值電壓：SiBTHCQV0THGSiBGIVVCCQVCQ000506.3 溝道電導與閾值電

15、壓 第一項表示在形成強反型時，要用一部分電壓去支撐空間電荷 ； 第二項表示要用一部分電壓為半導體表面提供達到強反型時 所 需 要 的 表 面勢 。SiBQ516.4 實際MOS的電容電壓特性 6.4.1功函數的影響 功函數的定義：把一個電子從費米能級移動到真空能級上所需要做的功。 實際系統中，鋁的功函數比P型硅要小，因此前者的費米能級要高。 從電子的運動趨勢可得，當VG=0時，半導體的表面勢0S526.4.1功函數的影響 表面勢的存在使得在半導體表面，能帶向下彎曲。 要消除功函數差所帶來的影響，就必須在金屬電極上加一個負電壓，稱為平帶電壓。1smmsGV536.4.1功函數的影響546.4.1

16、功函數的影響 在一般情況下，外加電壓VG的一部分VG1用來使能帶拉平，剩下的一部分 VG-VG1起到理想MOS系統的VG的作用。 對于半導體的空間電荷以及MOS的C-V特性而言， VG-VG1起著有效電壓的作用。556.4.2界面陷阱和氧化物電荷的影響 氧化層電荷和Si-SiO2界面陷阱（包括四種電荷）：界面陷阱電荷、氧化物固定電荷、氧化物陷阱電荷、可移動離子電荷。566.4.2界面陷阱和氧化物電荷的影響576.4.2界面陷阱和氧化物電荷的影響 （1）界面陷阱電荷（interface trapped charge） （2）氧化物固定電荷（fixed oxide charge） （3）氧化物陷阱

17、電荷（oxide trapped charge） 大都可以通過低溫退火消除。itQfQotQ586.4.2界面陷阱和氧化物電荷的影響 （4）可動離子電荷（mobile ionic charge）諸如鈉離子和其它堿金屬離子，在高溫和高壓下工作時，它們能在氧化層內移動。mQ596.4.2界面陷阱和氧化物電荷的影響 忽略功函數的影響。 由于上述四種非理想陷阱及電荷的影響，在VG=0的情況下，會在氧化層中積累一定的正電荷。 取金屬氧化物截面為橫坐標0點，假設在x處的薄層中有單位面積正電荷Q0。假設在金屬表面上感應出的負電荷為QM，在半導體表面上感應出的負電荷為QS606.4.2界面陷阱和氧化物電荷的影

18、響 且有關系QM+QS=Q0 此時半導體表面的能帶向下彎曲，為拉平能帶，需要在金屬電極上加一個負電壓VG2，使QM=Q0，QS=0。0020000GQQxVxkC x 616.4.2界面陷阱和氧化物電荷的影響 因此絕緣層中正電荷對平帶電壓的影響與它們的位置有關，離金屬電極越近，對平帶電壓的影響越小。 如果氧化層中正電荷連續分布，電荷體密度為 ，則 x dxxxxCdVG0021626.4.2界面陷阱和氧化物電荷的影響 總的平帶電壓 其中 稱為有效面電荷。 00000201CQdxxxxCVSXG dxxxxQxS0000636.4.2界面陷阱和氧化物電荷的影響 為了方便，將上述四種電荷統稱為氧

19、化層電荷，記為Q0。在多數情況下，在硅氧化硅截面上由表面態引起的電荷占優勢，取x=x0，則平帶電壓為002CQVG646.4.3 實際MOS閾值電壓和C-V曲線 綜合考慮功函數差和氧化層電荷的影響，為實現平帶條件所需的偏壓即平帶電壓。 閾值電壓必須修正，改寫為0021CQVVVmsGGFBSiBmsCQCQSiCBQFBVTHV0000656.4.3 實際MOS閾值電壓和C-V曲線 第一項是為消除半導體和金屬的功函數差的影響，金屬電極相對于半導體所需要加的外加電壓； 第二項是為了把絕緣層中正電荷發出的電力線全部吸引到金屬電極一側所需要加的外加電壓；666.4.3 實際MOS閾值電壓和C-V曲線

20、 第三項是支撐出現強反型時的體電荷 所需要的外加電壓； 第四項是開始出現強反型層時，半導體表面所需的表面勢。BQ676.4.3 實際MOS閾值電壓和C-V曲線 外加偏壓VG的一部分VFB用來使能帶拉平，剩下的一部分VG-VFB起到理想MOS系統的VG作用。而VFBVDsat時，夾斷點左移，但夾斷點的電壓保持不變即溝道兩端電壓保持不變，因此漏電流也不變，主要變化是L縮短746.5.1基本結構和工作過程DsatV S N N GVTHV 耗盡區 （P） DV LDV DI （c） y （c） 756.5.2靜態特性 將襯底和源接地。襯底p DV S N N GV dQ V dVV Al Al Al

21、 2SiO x y 766.5.2靜態特性 （1）線性區 溝道感應電荷 漂移電子電流 yVVVCQTHGI0yInDQZI776.5.2靜態特性 漏電流方程 （6-5-4）式稱為薩支唐（C.T. Sah）方程。220DDTHGnDVVVVLZCI786.5.2靜態特性考慮到溝道電壓的作用將6-5-6代入6-4-12，再代入6-5-4，積分后得到6-5-7。一般采用簡化的6-5-4表示漏電流。圖6-17：6-5-4和6-5-7兩種I/V特性的比較2102VNqkQSiaSB796.5.2靜態特性 （2）飽和區 假設在L點發生夾斷，則在L處有 00yVVVCQTHGI DSatTHGVVVLV80

22、6.5.2靜態特性把式（6-5-8）代入式（6-5-4）得上式只在開始飽和時有效。超過這一點，電流可看作常數。202THGnDSatVVLZCI816.5.2靜態特性DV DI 1GV 2GV 3GV 4GV 5GV THDSGVVV1 826.5.2靜態特性 （3）截止區 沒有形成反型層。836.6 等效電路和頻率響應 一、小信號參數 1、線性導納gd 對6-5-5求導可得：常數GVDDdVIgTHGnDTHGndVVLZCVVVLZCg00846.6 等效電路和頻率響應 線性區的電阻，稱為開態電阻，或導通電阻，可用下式表示THGndonVVZCLgR01856.6 等效電路和頻率響應 2、

23、跨導gm 線性區：對6-5-5求導： 飽和區：對6-5-9求導：常數DVGDmVIgDnmVLZCg0THGnmVVLZCg0866.6 等效電路和頻率響應 飽和區跨導gm的表示式和線性區導納gb 的相同。在假設QB為常數時才成立。 跨導標志了MOSFET的放大能力。 3、飽和區的漏極電阻常數GVDSatDSatatddsIVsrr876.6 等效電路和頻率響應 MOSFET小信號等效電路dsr D S gSmVg gdC gSC G gSv S dSC 886.6 等效電路和頻率響應 4、截止頻率 定義為輸出電流和輸入電流之比為1時的頻率，即當器件輸出短路時，器件不能夠放大輸入信號時的頻率。

24、)( ,2220DSatDDnGmVVLVCgf896.6 等效電路和頻率響應 柵極總電容CG CGC0ZL 結論：為了提高工作頻率或工作速度，溝道長度要短，載流子遷移率要高。 906.7 亞閾值區 當VGS0，對PMOS要求VTH0。 對于NMOS器件，由于VFB0，后面兩項的和必須大于VFB才能滿足要求。996.9 影響閾值電壓的其余因素 對于PMOS，生產增強型沒有困難。 對于NMOS，VTH正比于氧化層厚度和襯底摻雜。 圖6-23：VTH在低摻雜下是負的，在高摻雜下變成正的。 控制VTH方法之一：離子淺注入。通過柵氧化層把雜質注入到溝道表面的薄層內，從而增加溝道的摻雜量，提高閾值電壓。

25、1006.9 影響閾值電壓的其余因素 控制VTH方法之二：控制氧化層厚度。 場區氧化層比柵氧化層厚，使場區的閾值電壓大于柵氧化層下的閾值電壓，當柵下形成導電溝道后，場氧化層下的半導體表面仍保持耗盡狀態。 適用于MOS器件之間的隔離。 如圖6-24所示。1016.9 影響閾值電壓的其余因素 防止寄生溝道：在氧化層的上方要走線，當導線電壓較高時，會在場區半導體表面形成反型，產生寄生溝道，導致電路不能正常工作。為了防止寄生溝道，場區必須進行高濃度摻雜（摻與襯底同類型的雜質），使表面不容易反型，從而將溝道隔斷。1026.9 影響閾值電壓的其余因素 控制VTH方法之三：施加襯底偏壓。當在襯底加一個反向偏

26、壓時，耗盡層加寬，QB增加，導致VTH增加。 圖6-25：襯底偏壓對閾值電壓的影響1036.10 器件尺寸比例 為了提高集成度，以及提高頻率特性，器件的尺寸越來越小，由此帶來一些效應，如短溝道效應。 當溝道長度縮減后，源極與漏極的電場會影響電荷分布、閾值電壓等。 如何縮小尺寸？ 如何減小短溝道效應？1046.10.1 短溝道效應 1、線性區的閾值電壓下降 當MOSFET工作在線性區時，漏極結的耗盡區寬度近似與源極結相同。 由于溝道的耗盡區與源極和漏極的耗盡區重疊，由柵極偏壓產生的電場所感應生成的電荷應該近似為梯形。 有效溝道長度減小，閾值電壓下降。1056.10.1 短溝道效應 也可以理解為：

27、溝道長度減小到一定程度后，源、漏結的耗盡區在整個溝道中所占的比重增大，柵下面的硅表面形成反型層所需的電荷量減小，因而閾值電壓減小。 1066.10.1 短溝道效應 2、遷移率場相關效應及載流子速度飽和效應 低場下遷移率是常數,載流子速度隨電場線性增加。高場下遷移率下降,載流子速度達到飽和,不再與電場有關。速度飽和對使漏端飽和電流大大降低，并且使飽和電流與柵壓的關系不再是長溝道器件中的近平方關系，而是線性關系。 1076.10.1 短溝道效應 3、亞閾特性退化，器件夾不斷 亞閾區泄漏電流使MOSFET器件關態特性變差，靜態功耗變大。在動態電路和存儲單元中，它還可能導致邏輯狀態發生混亂。 當短溝道MOSFET的漏極電壓由線性區增至飽和區時，其閾值電壓的下降將更嚴重，此效應稱為漏場感應勢壘下降（DIBL）。1086.10.1 短溝道效應 DIBL效應是指，當漏極加上高電壓時。由于柵很短，漏極與源極太接近會造成的表面區電場滲透，使得漏極與源極之間的勢壘高度降低，導致電子由源極注入漏極，造成亞閾值電流的增加。 因此在短溝道條件中，閾值電壓會隨漏極電壓增加而降低。1096.10.1 短溝道效應 漏極耗盡層的寬度隨著漏極電壓的增加而擴展，甚至跟源結的耗盡區相連，至