1、封面作者：PanHon glia ng僅供個人學習學校 logo基于DSP的FIR數字濾波器設計與實現1引言數字信號處理器（DSP）擁有強大的數字信號處理能力，與其配套的集成可視化開發環境CCS（Coder Composer Stu-diO更方便了DSP應用程序的開發。DSP/BIOS是CCS的重要組成部 分，它實質上是一種基于DSP平臺的規模可控的實時操作系統 內核。這里主要研究在DSP上利用DSP，BIOS實現FIR數字 濾波器的方法。2 TMS320F2812及DSP/BIOS內核介紹TMS320F2812是基于TMS320C2XXX內核的定點數字信號處理器，具有數字信號處理及強大的事件

2、管理和嵌入式控制功 能，適于有大批量數據處理的控制系統。其性能可用于數字濾 波器設計。TMS320F2812采用高性能的靜態CMOS技術，時鐘頻率 達150 MHz；低功耗（內核電壓19 V，I/O口電壓33 V）； 采用哈佛總線結構，片上集成許多片上外設，可實現更多功 能。開發環境是集成開發環境CCS,支持C/C+/匯編嵌入 式實時操作系統DSP/BIOS，JTAG調試接口。DSP/BIOS內核是一個尺寸可伸縮的實時內核，它是為實 時信號處理應用而設計的，主要包括：（1）DSP/BIOS配置工 具。該工具可用來創建和配置在應用程序中使用的DSP/BIOS內核對象，也可使用該工具配置存儲器，線

3、程優先權以及中斷 處理；( (2)DSP/BIOS實時分析工具。CCS中的分析丁具使用 戶可測試和分析目標DSP上應用程序的運行，包括監測CPU負荷、日志、線程執行情況等；(3)DSPBIOS API函數。用戶 在PC端采用C、C+或匯編語言編寫調用DSP/BIOS API函 數的應用程序；(4)器件支持庫。 提供許多宏和函數， 用來簡化 片上外設的配置和管理。3數字濾波器分析 數字濾波器根據沖激響應持續時間可分為有限沖激響應濾 波器(FIR)和無限沖激響應濾波器(IIR)。其中FIR濾波器能夠 保證嚴格的線性相位特性，且不存在穩定性問題。窗函數法和 頻率采樣法等是設計FIR數字濾波器的常用方

4、法。窗函數法在 時域中進行，其原理簡單，易于實現，但存在在相同設計指標 下濾波器的階數通常會偏大的問題。頻率采樣法對于只有少數 幾個非零值采樣的窄帶選頻濾波器較有效。這里分析如何在DSK2812板上利用CCS本身所帶的操作系統實現一種通過窗函 數法實現的FIR濾波器。FIR濾波器的各項指標可以通過現有 的表查找，其設計步驟如下：(1)給定所要求的理想頻率響應函數Hd(ejw)；(2)對理想頻 率響應函數進行反傅里葉變換，則得到系統單位脈沖響應為：hd(n)=IDFTFTHd(ejw)；(3)根據過渡帶及阻帶衰減最小的要 求查表，可選定窗3(n)的形狀及除數，N的大小，一般N的值 要做幾次試探才

5、能最終確定；(4)得到所設計的FIR濾波器的單 位抽樣響應( (該響應逼近理想) )：h(n)=hd(n)3(n),n=0,1，N-1;(5)求H(ejw)=DTFTh(n)，檢查是否滿足設計要求，若不 滿足，則需重新按照上述步驟設計。4數字濾波器的實現要實現的低通FIR濾波器：通帶邊緣頻率3p=10 kHz，阻 帶邊緣頻率3s=22 kHz,阻帶衰減A2=75 dB,采樣頻率fs=50 kHz。 根據對濾波器的分析可求得系統的差分方程。所求得的h(n)在程序設計過程中可用一個數組存放。X(n)是A/D轉換器 采樣值。讓其逐項相加,再輸出即可。實現濾波器所采用的硬 件平臺為DSK2812,實現

6、流程如圖1所示。(1)啟動CCS,新建一個丁程，命名為FILTER0(2)新建一個DSP/BIOS的配置文件,命名為Fiher.cmd,并將其加入該工程中。在配置文件中設置所用到 的硬件中斷,它對應A/D采樣的硬件中斷0還需設置一個軟 件中斷,用來對A/D轉換模塊采集到的數據濾波0因為濾波 器處理數據需一定時間,所以將其放到軟件中斷中,通過BIOS的任務調度實現對信號的濾波0(3)配置系統時鐘,系統有基于PLL的時鐘模塊,為器件及 各種外設提供時鐘信號0在X1/XCLKIN和X2兩個引腳間連 接一個30MHz的晶體振蕩器(可采用外部時鐘),將輸入的時鐘 信號直接接到X1/XCLKIN引腳,而X

7、2引腳懸空,這種情況 下,不使用內部振蕩器0然后經PLL倍頻后,為系統提供時 鐘。通過PLLCR寄存器的值可配置15150 MHz的時鐘。則TMS320F2812得到SYSCLKOUT，通過配置高速外設時鐘HISPCP和慢速外設時鐘LOSPCP控制外設，從而實現整個系 統的時鐘系統控制。這里設置系統的時鐘HSPCLK為150 MHz。(4)數字濾波器通過EVA1模塊設置采樣頻率。首先將該模 塊配置為連續增計數模式。當周期寄存器和定時器的值相等 時，產生一個外設中斷請求，選擇其啟動AD轉換器，則在 中斷標志位置位的同時將A/D轉換啟動信號送至A/D轉換 模塊。故只需配置定時器的周期值，便可改變A

8、D轉換器的 采樣頻率。濾波器的通用定時器采用內部CPU時鐘(HSPCLK)作為時鐘源，而內部時鐘源可通過時鐘預定標參數寄存器設 置。這里設置的內部高速外設時鐘為系統時鐘。(5) A/D轉換模塊的配置。A/D轉換模塊的A/D轉換器 有16個通道，可配置為2個獨立的8通道模塊，分別服務于事 件管理器A和B。兩個獨立的8通道模塊也可級聯構成一個16通道模塊。盡管在模數轉換模塊中有多個輸入通道和兩個排序 器，但僅有一個轉換器。 將其配置為兩個獨立8通道模塊， 讓EVA事件管理器A觸發A/D轉換器、信號從ADINAO引腳輸 入，從ADCRESULTO結果寄存器中讀取轉換結果。(6)處理采集到的數據，即是

9、對采集的信號進行濾波。首先 根據信號通過濾波器設計過程進行運算，得到系統差分方程的 系數，用一個數組存放該系數，以方便計算。主程序的數據采 集即硬件中斷所要完成的工作。為驗證所設計濾波器的濾波效果，將其應用于某電路實驗 的實測信號濾波，濾波前后波形如圖2所示。由圖2可看出， 濾波效果較好。5結論所設計的濾波器濾波效果理想，達到了設計要求。在DSP/BIOS多任務的調度下，不但可在濾波算法的基礎上添加新任 務，實現多任務系統，而且還能較好地滿足需進行濾波處理的 系統開發。本文來自：DZ3W.COM原文網址：版權申明本文部分內容，包括文字、圖片、以及設計等在網上搜集整 理。版權為潘宏亮個人所有Th

10、is article in eludes some parts, in cludi ng text, pictures, and design. Copyright is Pan Hon glia ngs pers onal own ership.用戶可將本文的內容或服務用于個人學習、研究或欣賞，以及 其他非商業性或非盈利性用途，但同時應遵守著作權法及其他相關 法律的規定，不得侵犯本網站及相關權利人的合法權利。除此以 外，將本文任何內容或服務用于其他用途時，須征得本人及相關權 利人的書面許可，并支付報酬。Users may use the contents or services of thi

11、s article for pers onalstudy, research or appreciati on, and other non-commercial or non-profitpurposes, but at the same time, they shall abide by the provisions ofcopyright law and other releva nt laws, and shall not infringe upon thelegitimate rights of this website and its releva nt obligees. In

12、addition,when any content or service of this article is used for other purposes,written permission and remun erati on shall be obta ined from the pers onconcerned and the releva nt obligee.轉載或引用本文內容必須是以新聞性或資料性公共免費信息為 使用目的的合理、善意引用，不得對本文內容原意進行曲解、修 改，并自負版權等法律責任。Reproducti on or quotatio n of the content of thisarticle must be reas on able and good-faith citati on for the use