閻石數字電子技術基礎-第八章8：可編程邏輯器件._第1頁
閻石數字電子技術基礎-第八章8：可編程邏輯器件._第2頁
閻石數字電子技術基礎-第八章8：可編程邏輯器件._第3頁
閻石數字電子技術基礎-第八章8：可編程邏輯器件._第4頁
閻石數字電子技術基礎-第八章8：可編程邏輯器件._第5頁
已閱讀5頁，還剩27頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇數字系統重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇A0An-1W0W(2n-1)D0Dm重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇可編程的“或”陣列可編程的“與”陣列重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇用途：產生組合邏輯電路重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇用途：組合邏輯電路，有三態控

2、制可實現總線連接可將輸出作輸入用重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇用途：產生時序邏輯電路重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇時序邏輯電路還可便于對“與-或”輸出求反重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇時序邏輯電路可產生A、B的十六種算術、邏輯運算重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇GAL16V8重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇數據選擇器重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇1. IOB2. C

3、LB3. 互連資源4. SRAM重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇可以設置為輸入/出；輸入時可設置為：同步（經觸發器）異步（不經觸發器）重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇本身包含了組合電路和觸發器，可構成小的時序電路將許多CLB組合起來，可形成大系統重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇1. 數據可先放在EPROM或PC機中2. 通電后，自行啟動FPGA內部的一個時序控制邏輯電路，將在EPROM中存放的數據讀入FPGA的SRAM中3. “裝載”結束后，進入編程設定的工作狀態！每次停電后，SRAM中數據消失下次工作仍需重新裝載重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇ispLSI1032重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智勇黃智勇重慶大學通信工程學院重慶大學通信工程學院黃智

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論