1、第七章第七章 半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器7.1隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器7.2只讀存儲(chǔ)器只讀存儲(chǔ)器按功能，存儲(chǔ)器分為：按功能，存儲(chǔ)器分為：只讀存儲(chǔ)器（只讀存儲(chǔ)器（READONLY MEMORY，ROM）隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RANDOMACCESS MEMORY，RAM）順序存取存儲(chǔ)器（順序存取存儲(chǔ)器（SEQUENTIAL ACCESS MEMORY，SAM）7.1 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器在在使用使用RAM時(shí)可以隨時(shí)從任一指定地址取出（讀出）時(shí)可以隨時(shí)從任一指定地址取出（讀出）數(shù)據(jù)，也可以隨時(shí)將數(shù)據(jù)存入（寫入）任何指定地?cái)?shù)據(jù)，也可以隨時(shí)將數(shù)據(jù)存入（寫入）任何指定地址的存儲(chǔ)單元中

2、去。址的存儲(chǔ)單元中去。優(yōu)點(diǎn)優(yōu)點(diǎn)：讀寫方便，使用靈活。：讀寫方便，使用靈活。缺點(diǎn)缺點(diǎn)：存在易失性，一旦斷電所存儲(chǔ)的數(shù)據(jù)便會(huì)：存在易失性，一旦斷電所存儲(chǔ)的數(shù)據(jù)便會(huì)丟失，不利于數(shù)據(jù)長(zhǎng)期保存丟失，不利于數(shù)據(jù)長(zhǎng)期保存。按存儲(chǔ)單元的特性分為：按存儲(chǔ)單元的特性分為：SRAM：靜態(tài)隨機(jī)存儲(chǔ)器：靜態(tài)隨機(jī)存儲(chǔ)器DRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器：動(dòng)態(tài)隨機(jī)存儲(chǔ)器地地址址譯譯碼碼器器存儲(chǔ)矩陣存儲(chǔ)矩陣讀讀/寫控寫控制電制電路路數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出輸出(I/O) CSWR/地地址址輸輸入入7.1.1 RAM的結(jié)構(gòu)及工作原理的結(jié)構(gòu)及工作原理RAM電路通常由存儲(chǔ)矩陣、地址譯碼器和讀電路通常由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路三寫控

3、制電路三部分組成，見(jiàn)圖部分組成，見(jiàn)圖1。隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）結(jié)構(gòu)框圖結(jié)構(gòu)框圖UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線Y行選線X存儲(chǔ)單元位線D位線D(a)(b)UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DXSRAM的靜態(tài)存儲(chǔ)單元的靜態(tài)存儲(chǔ)單元六管NMOS存儲(chǔ)單元六管CMOS存儲(chǔ)單元存儲(chǔ)矩陣：在譯碼器和讀存儲(chǔ)矩陣：在譯碼器和讀/寫控制電路的控制下既可以寫入寫控制電路的控制下既可以寫入1或或0，又可以將所存儲(chǔ)的數(shù)據(jù)讀出。存儲(chǔ)矩陣中的單元個(gè)數(shù)即存，又可以將所存儲(chǔ)的數(shù)據(jù)讀出。存儲(chǔ)矩陣中的單元個(gè)數(shù)即存儲(chǔ)容量?jī)?chǔ)容量地址譯碼器：將輸入的地址代碼譯成某

4、一條字線的輸出信號(hào)，地址譯碼器：將輸入的地址代碼譯成某一條字線的輸出信號(hào)，使連接在這條字線上的存儲(chǔ)單元或讀使連接在這條字線上的存儲(chǔ)單元或讀/寫控制電路接通，然后才寫控制電路接通，然后才能對(duì)這些單元進(jìn)行讀或?qū)憽Ｄ軐?duì)這些單元進(jìn)行讀或?qū)憽Ｗx讀/寫控制電路：對(duì)電路的工作狀態(tài)進(jìn)行控制寫控制電路：對(duì)電路的工作狀態(tài)進(jìn)行控制 片選輸入端片選輸入端CS，讀，讀/寫控制，輸出緩沖電路寫控制，輸出緩沖電路0/WR，執(zhí)行讀操作，將存儲(chǔ)單元里的內(nèi)容送到輸入，執(zhí)行讀操作，將存儲(chǔ)單元里的內(nèi)容送到輸入/輸出端上；輸出端上；，執(zhí)行寫操作，輸入，執(zhí)行寫操作，輸入/輸出線上的數(shù)據(jù)被寫入存儲(chǔ)器；輸出線上的數(shù)據(jù)被寫入存儲(chǔ)器；CS=1時(shí)

5、時(shí)RAM的輸入的輸入/輸出端與外部總線接通；輸出端與外部總線接通；CS=0時(shí)時(shí)RAM的輸入的輸入/輸出端呈高阻態(tài)，不能與總線交換數(shù)據(jù)；輸出端呈高阻態(tài)，不能與總線交換數(shù)據(jù)；1/WR行行地地址址譯譯碼碼器器存儲(chǔ)矩陣存儲(chǔ)矩陣64 64輸入輸入/輸出電路輸出電路WR/圖圖2 2114的結(jié)構(gòu)框圖的結(jié)構(gòu)框圖列地址譯碼器列地址譯碼器 X0 X63 Y0 Y15 A3 A4 A5 A6 A7 A8 A1 A2 A9I/O1I/O2I/O3I/O4CS A0 G2 G1 G3 G4 G5 G6 G7 G8 G10 G9共有共有10244=4096個(gè)存儲(chǔ)單元，排成個(gè)存儲(chǔ)單元，排成6464矩陣。矩陣。1024（=2

6、10），共有），共有10個(gè)地址輸入端個(gè)地址輸入端A0A9。 分成兩組譯碼分成兩組譯碼I/O1I/O4既是數(shù)據(jù)輸入端也是數(shù)據(jù)輸出端既是數(shù)據(jù)輸入端也是數(shù)據(jù)輸出端CS =1時(shí)，門時(shí)，門G1G8禁止，將存儲(chǔ)器內(nèi)部電路與外部禁止，將存儲(chǔ)器內(nèi)部電路與外部連線隔離，可以直接把連線隔離，可以直接把I/O1I/O4與系統(tǒng)總線相連使用。與系統(tǒng)總線相連使用。CSWR/ =0， =0，G1G4工作，工作，G5G8禁止，加到禁止，加到I/O1I/O4上的數(shù)據(jù)被寫入指定的四個(gè)存儲(chǔ)單元。上的數(shù)據(jù)被寫入指定的四個(gè)存儲(chǔ)單元。CSWR/ =1， =0時(shí)，門時(shí)，門G9輸出高電平，使緩沖器輸出高電平，使緩沖器G5G8工作，門工作，門

7、G10輸出低電平，使輸出低電平，使G1G4禁止，這時(shí)由地禁止，這時(shí)由地址碼指定的四個(gè)存儲(chǔ)單元中的數(shù)據(jù)被送到址碼指定的四個(gè)存儲(chǔ)單元中的數(shù)據(jù)被送到I/O1I/O4，實(shí)現(xiàn)讀操作。實(shí)現(xiàn)讀操作。7.1.2 RAM的擴(kuò)展的擴(kuò)展位數(shù)的擴(kuò)展位數(shù)的擴(kuò)展A0A1 A9R/W CS1024 1RAMI/OA0A1 A9R/W CS1024 1RAMI/OA0A1 A9R/W CS1024 1RAMI/OI/O1I/O2I/O7A0A1A9R/WCS2 字?jǐn)U展方式字?jǐn)U展方式如果每一片如果每一片RAM中的位數(shù)已夠用而字?jǐn)?shù)不夠用時(shí)，應(yīng)中的位數(shù)已夠用而字?jǐn)?shù)不夠用時(shí)，應(yīng)采用字?jǐn)U展方式（也稱地址擴(kuò)展方式）。采用字?jǐn)U展方式（也稱

8、地址擴(kuò)展方式）。例例2用四片用四片2568位位RAM接成一個(gè)接成一個(gè)10248位位RAM256（=28），），1024（=210），每一片），每一片RAM只有八位地只有八位地址輸入端，而址輸入端，而1024為為10位地址輸入端，故需增加兩位位地址輸入端，故需增加兩位地址碼地址碼A9、A8。由于每一片由于每一片RAM的數(shù)據(jù)端的數(shù)據(jù)端I/O1I/O8都有三態(tài)緩沖器，都有三態(tài)緩沖器，而它們又不會(huì)同時(shí)出現(xiàn)低電平，故可將它們的數(shù)據(jù)端而它們又不會(huì)同時(shí)出現(xiàn)低電平，故可將它們的數(shù)據(jù)端并聯(lián)起來(lái)，作為整個(gè)并聯(lián)起來(lái)，作為整個(gè)RAM的八位數(shù)據(jù)輸入的八位數(shù)據(jù)輸入/ /輸出端。輸出端。圖圖4 RAM的字?jǐn)U展接法的字?jǐn)U展接

9、法A0A1WRCS256 8RAM(1)WRI/O1I/O8A7A0A7A8A9A0A1WRCS256 8RAM(2)A7A0A1WRCS256 8RAM(3)A7A0A1WRCS256 8RAM(4)A7A10Y1Y2Y3Y2 - 4線 譯線 譯碼器碼器器器件件編編號(hào)號(hào)A9A80Y1Y2Y3Y地地址址范范圍圍（A9A8A7A6A5A4A3A2A1A0）（等等效效十十進(jìn)進(jìn)制制）RAM（1）00011100 0000000000 11111111(0)(255)RAM（2）01101101 0000000001 11111111(256)(511)RAM（3）10110110 000000001

10、0 11111111(512)(767)RAM（4）11111011 0000000011 11111111(768)(1023)圖圖4中各片中各片RAM電路的地址分配電路的地址分配7.1.3 RAM的時(shí)序問(wèn)題的時(shí)序問(wèn)題為保證存儲(chǔ)器的正常工作，必須滿足讀、寫周期的時(shí)序要為保證存儲(chǔ)器的正常工作，必須滿足讀、寫周期的時(shí)序要求，即各信號(hào)之間的時(shí)間關(guān)系。求，即各信號(hào)之間的時(shí)間關(guān)系。以以2114（10244）RAM為例為例讀周期讀周期表表 1 2114 讀周期參數(shù)讀周期參數(shù)符號(hào)符號(hào)參數(shù)名稱參數(shù)名稱最小值最小值最大值最大值tRC讀周期時(shí)間讀周期時(shí)間200nstA讀取時(shí)間讀取時(shí)間200nstCO片選到輸出穩(wěn)

11、定片選到輸出穩(wěn)定70nstCX片選到輸出有效片選到輸出有效20nstOTD從斷開(kāi)片選到輸出變?yōu)槿龖B(tài)從斷開(kāi)片選到輸出變?yōu)槿龖B(tài)60nstOHA地址改變后的輸出保持時(shí)間地址改變后的輸出保持時(shí)間50ns1WR地址地址A0A9CS數(shù)據(jù)輸出數(shù)據(jù)輸出輸出有效輸出有效tRCtAtCOtCXtOHAtOTD地址有效地址有效寫周期寫周期表表 2 2114 寫寫周周期期參參數(shù)數(shù)符符號(hào)號(hào)參參數(shù)數(shù)名名稱稱最最小小值值最最大大值值tWC寫寫周周期期時(shí)時(shí)間間200nstW寫寫時(shí)時(shí)間間120nstWR寫寫恢恢復(fù)復(fù)時(shí)時(shí)間間0tOTW從從寫寫信信號(hào)號(hào)有有效效到到輸輸出出三三態(tài)態(tài)的的時(shí)時(shí)間間60nstDW數(shù)數(shù)據(jù)據(jù)有有效效覆覆蓋蓋時(shí)

12、時(shí)間間120nstDH數(shù)數(shù)據(jù)據(jù)保保持持時(shí)時(shí)間間（寫寫信信號(hào)號(hào)無(wú)無(wú)效效后后）0tAW地地址址到到寫寫信信號(hào)號(hào)的的建建立立時(shí)時(shí)間間0WR地址地址A0A9CS數(shù)據(jù)輸出數(shù)據(jù)輸出tWCtWtOTWtAWtWR地址有效地址有效tDW數(shù)據(jù)輸入數(shù)據(jù)輸入輸入有效輸入有效tDH7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器（READONLY MEMORY，ROM）各種存儲(chǔ)器中結(jié)構(gòu)最簡(jiǎn)單的一種。在正常工作時(shí)它存儲(chǔ)的數(shù)據(jù)各種存儲(chǔ)器中結(jié)構(gòu)最簡(jiǎn)單的一種。在正常工作時(shí)它存儲(chǔ)的數(shù)據(jù)是固定不變的，只能讀出，不能隨時(shí)寫入，故稱只讀存儲(chǔ)器。是固定不變的，只能讀出，不能隨時(shí)寫入，故稱只讀存儲(chǔ)器。分類：分類：使用的器件類型使用的器件類型:二極管二極管R

13、OM雙極型三極管雙極型三極管ROMMOS管管ROM數(shù)據(jù)的寫入方式數(shù)據(jù)的寫入方式:固定固定ROM：無(wú)法更改，出廠時(shí)已定：無(wú)法更改，出廠時(shí)已定可編程可編程ROM（PROM）：用戶只可寫入一次）：用戶只可寫入一次可擦可編程可擦可編程ROM（EPROM）：可寫可擦，但費(fèi)時(shí)長(zhǎng)，操）：可寫可擦，但費(fèi)時(shí)長(zhǎng)，操作復(fù)雜作復(fù)雜電抹可編程電抹可編程ROM（E2PROM）ROM電路都包含地址譯碼器、存儲(chǔ)單元矩陣和輸出緩沖器三電路都包含地址譯碼器、存儲(chǔ)單元矩陣和輸出緩沖器三個(gè)部分個(gè)部分PROM：所有的存儲(chǔ)單元均為所有的存儲(chǔ)單元均為0或或1，可根據(jù)需要改寫一次，可根據(jù)需要改寫一次存入數(shù)據(jù)（編程）的方法：熔斷法，存入數(shù)據(jù)（

14、編程）的方法：熔斷法，PN結(jié)擊穿法結(jié)擊穿法EPROM：可根據(jù)需要改寫多次，將存儲(chǔ)器原有的信息抹去，：可根據(jù)需要改寫多次，將存儲(chǔ)器原有的信息抹去，再寫入新的信息，允許改寫幾百次再寫入新的信息，允許改寫幾百次方法：方法：利用雪崩擊穿，采用特殊的雪崩注入利用雪崩擊穿，采用特殊的雪崩注入MOS管或疊柵注入管或疊柵注入MOS管管擦除方式：紫外線照射擦除方式：紫外線照射特點(diǎn)：擦除操作復(fù)雜，速度慢，正常工作時(shí)不能隨意改寫特點(diǎn)：擦除操作復(fù)雜，速度慢，正常工作時(shí)不能隨意改寫E2PROM：允許改寫允許改寫10010000次次方法：方法：利用隧道效應(yīng)，采用具有兩個(gè)利用隧道效應(yīng)，采用具有兩個(gè)柵極的特制柵極的特制NMO

15、S管和一個(gè)普通管和一個(gè)普通NMOS管管擦除方式：加電擦除方式：加電特點(diǎn)：擦除操作簡(jiǎn)單，速度快，正常工作時(shí)最好不要隨意改寫特點(diǎn)：擦除操作簡(jiǎn)單，速度快，正常工作時(shí)最好不要隨意改寫Flash Memory:快閃存儲(chǔ)器快閃存儲(chǔ)器方法：采用特殊的單管疊柵方法：采用特殊的單管疊柵MOS管，寫入用雪崩注入，管，寫入用雪崩注入，擦除利用隧道效應(yīng)擦除利用隧道效應(yīng)擦除方式：加電擦除方式：加電特點(diǎn)：擦除操作簡(jiǎn)單，集成度高，容量大特點(diǎn)：擦除操作簡(jiǎn)單，集成度高，容量大ROM的應(yīng)用的應(yīng)用實(shí)現(xiàn)組合邏輯函數(shù)，代碼轉(zhuǎn)換，字符發(fā)生器，數(shù)學(xué)函實(shí)現(xiàn)組合邏輯函數(shù)，代碼轉(zhuǎn)換，字符發(fā)生器，數(shù)學(xué)函數(shù)表，實(shí)現(xiàn)時(shí)序電路中組合邏輯部分?jǐn)?shù)表，實(shí)現(xiàn)時(shí)

16、序電路中組合邏輯部分ROM也可按也可按RAM的級(jí)聯(lián)方式擴(kuò)展的級(jí)聯(lián)方式擴(kuò)展只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM）ROM的結(jié)構(gòu)地址譯碼器存儲(chǔ)矩陣輸出緩沖器Dm1D0W0W1W2 1nA0A1An 1三態(tài)控制信息單元(字)存儲(chǔ)單元地址譯碼器W0W1W2W3RRRR輸出緩沖器D3D2D1D0D3D2D1D0三態(tài)控制存儲(chǔ)矩陣A1A0ROM的基本結(jié)構(gòu)二極管ROM的結(jié)構(gòu)圖ROM的編程與分類掩模ROM可編程ROM（PROM）UCC字線Wi位線Di熔絲(a)(b)字線熔絲位線字線Wi位線Di(a)V1V2位線Di字線Wi(b)熔絲型PROM存儲(chǔ)單元PN結(jié)擊穿法PROM存儲(chǔ)單元退出退出目錄目錄總目錄總目錄可察除的可編程

17、ROM（EPROM）疊柵注入MOS管（SIMOS）的結(jié)構(gòu)和符號(hào)E PROM的存儲(chǔ)單元、Flotox管的結(jié)構(gòu)和符號(hào)DSGcGfSiO2NNPDSGfGcD1S1V1V2Gc位線（Wi(字線)DiDSGcGfNNP隧道區(qū)DGfGcSE PROM的存儲(chǔ)單元Flotox管的結(jié)構(gòu)和符號(hào)22退出退出目錄目錄總目錄總目錄快閃存儲(chǔ)器（Flash Memory）DSGcGfNNP隧道區(qū)DGcSGc位線字線DSWiUSSDi(a)(b)疊柵MOS管存儲(chǔ)單元退出退出目錄目錄總目錄總目錄圖圖5 二極管二極管ROMA1A0VCCW0W1W2W3D3D2D1D0D3D2D1D0存存儲(chǔ)儲(chǔ)矩矩陣陣地地址址譯譯碼碼器器EN或陣

18、或陣與陣與陣固定固定ROM兩位地址輸入兩位地址輸入A1，A0；四位數(shù)據(jù)輸出；四位數(shù)據(jù)輸出D3D2D1D0；存儲(chǔ)單元為二極管；存儲(chǔ)容量為存儲(chǔ)單元為二極管；存儲(chǔ)容量為44位。位。工作原理：工作原理：地址譯碼器將地址地址譯碼器將地址A1A0譯成譯成W0W3中的一個(gè)高電平輸出信號(hào)。中的一個(gè)高電平輸出信號(hào)。存儲(chǔ)矩陣實(shí)際上是一個(gè)編碼器，當(dāng)存儲(chǔ)矩陣實(shí)際上是一個(gè)編碼器，當(dāng)W0W3輸出高電平信號(hào)，則輸出高電平信號(hào)，則在在D0D3輸出一個(gè)四位二值代碼。輸出一個(gè)四位二值代碼。A1A0=10, W2=1, W0=W1=W3=0, 只有只有D2一根位線與一根位線與W2之間有之間有二極管，二極管導(dǎo)通，二極管，二極管導(dǎo)通，

19、D2=1,D0=D1=D3=0 D3D2D1D0=0100表表 3 圖圖 5ROM 中的數(shù)據(jù)表中的數(shù)據(jù)表地址地址數(shù)據(jù)數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110圖圖6二極管二極管ROM的結(jié)點(diǎn)圖的結(jié)點(diǎn)圖（陣列圖）（陣列圖）A1A0W0W1W2W3D3D2D1D0D3D2D1D0EN013012011010AAWAAWAAWAAW0101133010101023201011310101100AAAAWWDAAAAAAWWWDAAAAWWDAAAAWWD最小項(xiàng)最小項(xiàng)圖圖7NMOS管存儲(chǔ)矩陣管存儲(chǔ)矩陣W0W1W2W3D3D2D1D0VDD交叉點(diǎn)處接有交叉點(diǎn)處接有MOS管

20、時(shí)相當(dāng)于存管時(shí)相當(dāng)于存1，沒(méi)有，沒(méi)有MOS管時(shí)相管時(shí)相當(dāng)于存當(dāng)于存0。交叉點(diǎn)的數(shù)目稱為存儲(chǔ)單元數(shù)，用。交叉點(diǎn)的數(shù)目稱為存儲(chǔ)單元數(shù)，用4（字?jǐn)?shù)）（字?jǐn)?shù)）4（位數(shù)）表示。（位數(shù)）表示。固定固定ROM電路結(jié)構(gòu)簡(jiǎn)單，集成度高電路結(jié)構(gòu)簡(jiǎn)單，集成度高組合邏輯電路組合邏輯電路例例1用一個(gè)用一個(gè)ROM實(shí)現(xiàn)如下函數(shù)，并畫出其結(jié)點(diǎn)圖實(shí)現(xiàn)如下函數(shù)，并畫出其結(jié)點(diǎn)圖CBCDAFDCBAACDCABF21將函數(shù)寫成最小項(xiàng)之和的形式將函數(shù)寫成最小項(xiàng)之和的形式15141312111098731021514131211106211mmmmmmmmmmmmDCBADCBACDBABCDADCBADCBADCBACDBADCABD

21、CABDABCABCDFmmmmmmmmmDCBADCBADBCADCBACDBADCABDCABDABCABCDF確定地址和輸出確定地址和輸出輸入變量為輸入變量為A、B、C、D，地址為地址為4位；函數(shù)位；函數(shù)F1、F2，輸出為輸出為2個(gè)，個(gè)，應(yīng)選用應(yīng)選用242的的ROM畫結(jié)點(diǎn)圖畫結(jié)點(diǎn)圖DCW1W2W3F1F2D2D1ENW4W7W9W10W5W6W8W11W12W14W15W13BAW0思考題思考題用用ROM實(shí)現(xiàn)：當(dāng)八個(gè)輸入信號(hào)中僅有一個(gè)為實(shí)現(xiàn)：當(dāng)八個(gè)輸入信號(hào)中僅有一個(gè)為1時(shí)，輸出才為時(shí)，輸出才為1字二進(jìn)制碼格雷碼B3B2B1B0G3G2G1G0W0W1W3W2W4W5W6W7W8W9W10W11W12W13W14W1500000000000010001010001100000011001010001101010111110010111101000111111100011000011101010111101111101001010101101111010011111000二進(jìn)制碼轉(zhuǎn)換為格雷碼的真值表二進(jìn)制碼轉(zhuǎn)換為格雷碼的真值表G3=m（8，9，10，11， 12，13，14，15）G2=m（4，5，6，7，8， 9，10，11）G1=m（2，3，4，5， 10，11，12，13）G0=m（1，2，5，6，9， 10，13，14）1B31B21B11B0