1、 音頻信號頻譜分析 1前言 1.1 選題背景DSP處理速度快，功耗低，性能好，基于TMS320C5416DSP芯片的語音存儲容量大，具有很好的通信音質等特點，因此被廣泛應用于很多領域中。 本設計實現的語音分析系統具有如下優點：1音頻數據占用資源少2音質通信級3開發難度低4語音芯片與DSP接口電路簡單5體積小在論文完成過程中，我首先在圖書館查閱相關書籍研究如何進行基于TMS320C5416DSP芯片的語音錄放器的方案設計，然后對系統內部所需要的各個模塊進行設計并對芯片做了詳細研究；其次參閱相關資料在計算機和實驗板上進行應用軟件的設計、編程與調試，然后在老師指導下進行硬件與軟件的聯合調試；最后自己

2、對畢業設計資料進行整理，總結，完成畢業設計論文。在整個設計過程中，本文首先介紹了基于TMS320C5416DSP芯片的語音錄放系統的工作原理，給出了整體設計方案和工作框圖，然后給出了系統的硬件設計方案；在硬件設計中，我們采用了TLV320AIC23芯片為核心音頻錄放接口器件，結合TMS320C5416DSP芯片，語音數據存儲FLASH存儲器等基本完成了語音錄放器硬件的設計過程；最后介紹了基于TMS320C5416DSP芯片的語音錄放系統的軟件設計，軟件部分主要是在CCS環境下用C語言編程實現。將外部輸入的模擬語音信號，經由高保真語音芯片TLV320AIC23進行采樣后保存在外擴存儲器存儲空間中

3、，然后這些存儲的數字語音信號經過DSP帶緩沖串口MCBSP 2 讀入DSP，經過FIR數字低通濾波器濾除語音信號中高頻部分及其它噪聲，最后對這些語音信號的FFT變換。該語音分析系統的設計能夠完成語音采集，播放，存儲，頻譜分析，基本實現了語音分析功能。隨著技術的進步，TMS320C5416DSP與TLV320AIC23的結合的語音編碼方案將會有更好的應用前景。1.2 設計目的DSP課程設計是對數字信號處理、DSP原理及應用等課程的較全面練習和訓練，是實踐教學中的一個重要環節。通過本次課程設計，綜合運用數字信號處理、DSP技術課程以及其他有關先修課程的理論和生產實際知識去分析和解決具體問題，并使所

4、學知識得到進一步鞏固、深化和發展。初步培養學生對工程設計的獨立工作能力，掌握電子系統設計的一般方法。通過課程設計完成基本技能的訓練，如查閱設計資料和手冊、程序的設計、調試等，提高學生分析問題、解決問題的能力。本題目通過TLV320AIC23采集音頻信號(f.max10kHz)，編寫DSP的FFT處理程序（自定頻譜分辨力），獲得幅頻特性之后，在點陣液晶(128*64)中大致顯示出幅頻圖。并在液晶中用文字顯示頻率幅值前三的頻率值。1、DSP與TLV320AIC23接口電路的原理圖繪制；2、DSP控制TLV320AIC23的程序編寫與調試；3、TLV320AIC23進行語音模擬量到數字信號的轉換，實

5、現聲音的采集，在CCS軟件中分析信號的幅頻特性；4、編寫DSP的FFT處理程序；5、控制點陣液晶，實現繪圖功能，將幅頻圖顯示出來6、按要求編寫課程設計報告書，正確、完整的闡述設計和實驗結果。7、在報告中繪制程序的流程圖，并文字說明。2 語音分析器的技術方案及硬件電路設計在當今的數字化時代背景下，DSP已成為通信、計算機、消費類電子產品等領域的基礎器件，是集成電路中發展最快的電子產品，并成為電子產品更新換代的決定因素。DSP芯片已經被廣泛地應用于當今技術革命的各個領域，而且DSP技術也正以極快的速度被應用在通信、電子系統、信號處理系統等許多領域中。 基于TMS320C5416DSP芯片的語音分析

6、器的設計系統的主要功能對語音信號進行采樣濾波后FFT變換，然后觀察其頻譜分布。通過該分析器可觀察到語音信號頻譜特征的觀察，從而為語音的編解碼，壓縮，解壓縮，語音編碼，語音識別語音合成，語音增強等實時語音處理方法的實現及參數的選取提供依據。本系統是一個數字信號處理系統，是電子技術、信號處理技術與計算技術相結合的產物，也是一個軟硬件結合的系統。2.1語音分析器的性能指標和硬件方案2.1.1 語音分析器的主要性能本設計實現的語音錄放器具有如下主要性能：1由于語音信號的頻率范圍為300Hz-3400Hz（人說話聲音）或20Hz-20kHz（音樂，占音頻信號全頻率），根據采樣定理，為保證信息不失真，確定

7、系統的采樣頻率為8KHz或96kHz;2結合系統采用的TMS320C5416芯片處理速度以及信號采樣頻率的要求，采用TLV320AIC23芯片作為系統的A/D轉換芯片;3根據上述技術指標確定TMS320C5416系統的外圍接口方式。本設計實現的語音分析系統具有如下優點：1音頻數據占用資源少2音質通信級高3開發難度低4語音芯片與DSP 接口電路簡單5體積小2.1.2 硬件設計方案DSP 技術在音頻處理領域的應用越來越廣。目前，在很多語音處理系統中都用到了語音分析模塊，采集現場的聲音并存儲起來對語音信號的頻譜特征進行觀察，為確定最佳的語音壓縮的方法和參數的選擇提供依據。語音處理系統的實時性、功耗、

8、體積、以及對語音信號的保真度都是很影響系統性能的關鍵因素。本系統用DSP芯片TMS320C5416與音頻編解碼芯片TLV320AIC23 實現硬件接口和軟件設計, 并在此硬件基礎上實現語音信號的采集、播放、存儲、回放。本系統包括音頻采集、DSP對語音信號的處理、Flash存儲三部分。系統結構如圖2-1所示:圖2-1 總體設計圖TMS320C5416作為主芯片實現語音信號采集、存儲和各模塊之間的通信等控制，其主要功能有：上電自舉，將采集壓縮后的音頻信號存儲在Flash中。TLV320AIC23的語音信號輸入可以是麥克輸入也可以是線路輸入，這可以通過配置寄存器選擇。當能過麥克輸入人的說話聲時，綜合

9、人聲的頻率、數據量大小的要求，采樣頻率不需要太高，設定為8KHz比較合適。實驗證明，在這個采樣頻率下能清晰地采集、回放人的說話聲，并且具有較好的保真度。當輸入為音樂或歌曲的線路輸入時，為了保證音質不失真，采樣頻率可以設定為96KHz。在總體設計圖中，TLV320AIC23是一種高性能的立體聲音頻Codec芯片作為從設備，主要完成輸入語音信號的A/D轉換，語音采樣編解碼及濾波處理，該芯片構成簡單，功能強大；TMS320C5416DSP芯片有三個MCBSP(多通道緩沖串口) ，MCBSP0和MCBSP1可完成對TLV320AIC23的控制，MCBSP0為語音數據接口，完成語音數據的交換數據發送與接

10、收，MCBSP1為數據控制接口，主要對TLV320AIC23寫控制字；語音數據存儲模塊選用Flash存儲器，它是一種可在線進行電擦寫可快速訪問，掉電后信息不會丟失的非易失性存儲器，具有可靠性穩定性，低成本低功耗，高密度大容量可達幾個GB，抗震性，尺寸小重量輕等多種先進特性，燒錄技術以Flash閃存為載體進行讀取和存儲。該系統的工作原理是：語音信號通過話筒從線路或麥克輸入口輸入音頻信號送到TLV320AIC23中，TLV320AIC23控制芯片內寄存器，使輸入的音頻信號進行A/D轉換，一方面將轉換得到的數字語音信號送到TMS320C5416DSP的Flash存儲器暫存起來，每收夠一幀就調用語音壓

11、縮程序進行編碼，編碼后得到的數據被TMS320C5416DSP送到Flash存儲器存儲起來；另一方面調用語音濾波和FFT變換程序對語音數字信號進行分析。放音時，先從Flash存儲器中讀出壓縮數據送到DSP中，TMS320C5416DSP調用解壓縮程序還原出語音信號，還原后的語音信號通過耳機發送出來。2.2 語音分析系統的硬件電路設計本設計采用的高速TMS320C5416芯片（該芯片的用途和優點及結構功能在后面的器件選擇中有詳細闡述），最高頻率能達到160MIPS，能夠很好的解決系統的實時性；采用的數字編解碼芯片TLV320AIC23(該芯片的用途和優點及結構功能也在后面的器件選擇中有詳細闡述)

12、具有1632位采樣精度。因此，該音頻編解碼芯片與TMS320C5416DSP的結合是可移動數字音頻錄放系統、現場語音采集系統的理想解決方案。語音分析器的具體實現原理圖見附錄。TMS320C5416有3個MCBSP (多通道緩沖串口)。可以方便地利用其中2個MCBSP完成對TLV320AIC23的控制和通信。TLV320AIC23芯片是一個可編程芯片,內部有11個16位寄存器,控制接口具有SPI和I2C工作方式,這兩種工作方式由MODE引腳(MODE為串行接口輸入模式選擇引腳)來選擇,即:MODE=0為I2C模式;MODE=1為SPI模式。TLV320AIC23有獨立的控制接口和數據接口，控制口

13、用于接收控制器的命令字，數據接口與DSP完成語音數據的交換。TLV320AIC23的工作時鐘由外接的一個11.2896M的晶振提供。DSP的工作時鐘是由12M外部晶振提供。本系統用到了利用C5416DSP的MCBSP0和MCBSP1，分別與TLV320AIC23 的控制和數據接口相連。C5416DSP與TLV320AIC23的接口電路如圖2-2所示。 圖2-2 TMS320C5416DSP與TLV320AIC23的接口電路框圖2.2.1 TMS320C5416DSP數字信號處理接口電路模塊系統采用的主芯片是TI 公司的一款16位定點DSP：TMS320C5416(以下簡稱C5416)，主要是考

14、慮到C5416片內具有128K*16位的內部RAM，這對提高系統總體性能和集成度有很大的幫助。另外C5416還具有3個MCBSP多通道緩沖串口，該串口與SPI器件兼容，提供多達128個發送和接收通道。與其他C54xDSP芯片一樣C5416具有功耗低、運算速率高、性價比高的優點。另外C5416具有如下特點：當核電壓為1.6伏特時的工作頻率可達到160MIPS；能訪問64K數據存儲空間、64K I/O空間、以及192K程序存儲空間。TMS320C5416作為主芯片實現語音信號采集、存儲和各模塊之間的通信等控制，其主要功能有：上電自舉，讀取鍵盤值并初始化音頻編碼芯片和液晶屏，控制TLV320AIC2

15、3并通過液晶屏顯示TLV320AIC23 的工作狀態，將采集壓縮后的音頻信號存儲在Flash 中。TMS320C5416通過以下引腳與TLV320AIC23連接。BCLKX0/BCLKX1:緩沖串口0和1的發送時鐘,用于對來自緩沖串行口發送移位 寄存器和傳送至數據發送引腳的數據進行定時；BDX0/BDX1:緩沖串行口數據發送端,來自緩沖串行口發送移位寄存器中的數據經該引腳串行發送；BFSX0/BFSX1:用于發送輸出的幀同步脈沖；BDR0: 緩沖串行口數據接收端；BFSR0: 用于接收輸入的幀同步脈沖；X2/CLKIN:由晶振接到內部振蕩器的輸入引腳。TMS320C5416與FLASH存儲器連

16、接時，DSP采集到的32位語音數據通過外部數據總線的低8位分4次，從左聲道的高8位到右聲道的低8位依次寫入Flash。DSP提供工作時鐘由外接的一個晶振提供，DSP的工作時鐘是5倍頻后的時鐘：56.488M。TMS320C5416主電路模塊電路如圖2-3所示。圖2-3 TMS320C5416主電路模塊電路1C5416DSP芯片的總線結構DSP芯片的基本特點是采用了哈佛總線結構，C5416DSP芯片的結構是以8組16位總線為核心，形成了支持高速指令執行的硬件基礎。8組總線分為1組程序總線，3組數據總線和4組地址總線。2C5416DSP芯片的中央處理器中央處理器CPU是DSP器件的核心部件，它的性

17、能直接關系到DSP器件的性能。為了滿足處理速度的要求，TMS320C5416DSP芯片的CPU采用了流水線指令執行結構和相應的并行結構設計，使其能在一個指令周期內，高速地完成多項算術運算。CPU的基本組成如下：40位算術邏輯運算單元（ALU）；2個40位累加器（ACCA，ACCB）；1個支持1630位移位的桶形移位寄存器；乘法器加法器單元（MAC）；比較選擇和存儲單元（CSSU）；指數編碼器；CPU狀態和控制寄存器。3C5416DSP芯片的存儲空間結構TMS320C5416DSP芯片共有192千字的可尋址存儲空間。這192千字的存儲空間分為3個獨立的可選擇空間，分別為：64千字的程序存儲空間；

18、64千字的數據存儲空間；64千字的I/O空間。所有的TMS320C5416DSP芯片都包括內部隨機存儲器（RAM）和只讀存儲器（ROM）。內部隨機存儲器RAM又分為單尋址RAM（SARAM）和雙尋址RAM(DARAM)兩種類型。通常，SARAM和DARAM被映射到數據存儲空間用來存儲數據，也可以映射到程序空間用來存儲程序代碼。TMS320C5416DSP芯片的并行結構和內部隨機存儲器RAM的雙尋址能力，可使CPU在任何一個給定的機器周期內同時執行4次存儲器操作，包括1次取指，2次讀操作數和1次寫操作數。4C5416DSP芯片的片內外設電路為了滿足數據處理的需要，TMS320C5416DSP芯片

19、提供了必要的片內外部設備。這些外部設備主要包括：通用I/O引腳；定時器；時鐘發生器；主機接口HPI；串行通信接口；軟件可編程等待狀態發生器；可編程分區轉換邏輯。5C5416DSP芯片的系統控制TMS320C5416DSP芯片的系統控制是由程序計數器（PC），硬件堆棧，PC相關的硬件，外部復位信號，中斷，狀態寄存器和循環計數器（RC）等組成的。6TMS320C5416DSP芯片的外部總線TMS320C5416DSP芯片的外部總線具有很強的系統接口能力，可與外部存儲器以及I/O設備相連，能對64K字的數據存儲空間，64K字的程序存儲空間，以及64K字的I/O空間進行尋址。獨立的空間選擇信號DS，P

20、S和IS允許進行物理上分開的空間選擇。接口的外部數據準備輸入信號（READY）與片內軟件可編程等待狀態發生器一道，可以使處理器與各種不同速度的存儲器和I/O設備連接。接口的保護方式能使外設對TMS320C5416DSP芯片的外部總線進行控制，使外部設備可以訪問程序，數據和I/O空間的資源。C5416DSP芯片是一種特殊結構的微處理器,為了快速實現數字信號處理運算,采用了流水線指令結構和相應的并行處理結構,可在一個周期內對數據進行高速的算術運算和邏輯運算。C5416采用先進的哈佛結構，具有片內存儲器、中斷、串口、并口等豐富的資源，加上高度專業化的指令系統，使C5416具有很高的性價比，已經廣泛應

21、用于通信、語音處理、圖像處理、儀器儀表等無線電通信系統中。2.2.2 TLV320AIC23語音采集及回放接口電路模塊從適應語音信號頻率、滿足實時性、降低成本、簡化設計的要求出發，本系統選擇TLV320AIC23。TLV320AIC23是一種高性能的立體聲音頻Codec芯片作為從設備，主要完成輸入語音信號的A/D轉換，語音采樣編解碼及濾波處理，該芯片構成簡單，功能強大。TLV320AIC23工作電壓3.3 伏特，能在數字和模擬電壓下工作，與TMS320C5416 的I/O 電壓相兼容，其控制接口和數字接口與DSP 的MCBSP 端口能夠無縫連接。TLV320AIC23的模數轉換（ADCs）和數

22、模轉換（DACs）部件高度集成在芯片內部，采用了先進的Sigma- delta 過采樣技術（Sigma- delta一般用于ADC中，是高精度的A/D轉換器，該轉換器的特點是將絕大多數的噪聲從動態轉移到阻態），可以在8K到96K的頻率范圍內提供16bit、20bit、24bit和32bit的采樣，ADC和DAC的輸出信噪比分別可以達到90dB和100dB。TLV320AIC23通過以下引腳與TMS320C5416連接。BCLK:I2S(一種TLV320AIC23的數字音頻接口支持的通用的音頻格式)串行數據傳輸時鐘,當TLV320AIC23為主模式時BCLK由TLV320AIC23產生并提供給D

23、SP,頻率為主時鐘的1/4,當從模式時由DSP產生；DIN: I2S格式串行數據輸入端,送入立體聲DAC；DOUT: I2S格式串行數據輸出端,由立體聲ADC產生；LRCIN/LRCOUT: I2S格式數據輸入/出幀同步信號；SCLK:控制端口移位時鐘；SDIN:控制端口串行數據輸入,用來傳輸配置TLV320AIC23內部寄存器數據；/CS:控制端口輸入和地址鎖存選擇端,在SPI控制模式下,作為數據鎖存控制端,在I2C模式下,定義外設的7位地址；XTI/MCLK:晶體或外部時鐘輸入端,TLV320AIC23內部時鐘由它產生。TLV320AIC23的工作時鐘由外接的一個11.2896M的晶振提供

24、，TLV320AIC23從電路模塊電路如圖2-4所示。圖2-4 TLV320AIC23從電路模塊電路1TLV320AIC23的管腳及外圍接口(1) 數字音頻接口：主要管腳為BCLK數字音頻接口時鐘信號（bit時鐘），當TLV320AIC23為從模式時（通常情況），該時鐘由DSP產生；TLV320AIC23為主模式時，該時鐘由TLV320AIC23產生； LRCIN數字音頻接口DAC方向的幀信號（I2S模式下word時鐘）;LRCOUT數字音頻接口ADC方向的幀信號;DIN數字音頻接口DAC方向的數據輸入;DOUT數字音頻接口ADC方向的數據輸出;這部分可以和DSP的McBSP（Multi-ch

25、annel buffered serial port，多通道緩存串口）無縫連接，唯一要注意的地方是McBSP的接收時鐘和TLV320AIC23的BCLK都由McBSP的發送時鐘提供。(2) 麥克風輸入接口：主要管腳為MICBIAS提供麥克風偏壓，通常是3/4 AVDD MICIN麥克風輸入(3)LINE IN輸入接口：主要管腳為LLINEIN左聲道LINE IN輸入RLINEIN右聲道LINE IN輸入 (4) 耳機輸出接口：主要管腳為 LHPOUT左聲道耳機放大輸出 RHPOUT右聲道耳機放大輸出LOUT左聲道輸出ROUT右聲道輸出 (5) 配置接口：主要管腳為 SDIN配置數據輸入SCLK

26、配置時鐘DSP通過該部分配置TLV320AIC23的內部寄存器，每個word的前7bit為寄存器地址，后9bit為寄存器內容。(6) 其他：主要管腳為MCLK芯片時鐘輸入(12.288M、11.2896M、18.432M、16.9344M) VMID半壓輸入，通常由一個10U和一個0.1U電容并聯接地MODE芯片工作模式選擇，Master或者Slave CS片選信號（配置時有效）CLKOUT時鐘輸出，可以為MCLK或者MCLK/22TLV320AIC23的控制接口TLV320AIC23有兩個數字接口，其一是由CS(控制信號)、SDIN(信號數據輸入)、SCLK(信號時鐘)和MODE(模式)構成

27、的數字控制接口，通過它將芯片的控制字寫入TLV320AIC23，從而控制TLV320AIC23功能；另一組是由LRCIN(左右聲控制輸入)、DIN(數據輸入)、LROUT(左右聲輸出)、DOUT(數據輸出)和BLCK(時鐘)組成的數字音頻接口，TLV320AIC23的數字音頻信號從這個接口接收或發出。TLV320AIC23內部還包含兩個A/D、D/A 變換器，其字長可以是16、20、24、32，同時TLV320AIC23內部的時鐘可以通過XTI(晶振時鐘輸入)、XTO(時鐘輸出)和外接晶振構成時鐘，也可以由外部直接輸入時鐘信號。TLV320AIC23內部還包含有MIC偏置電路，使用外接MIC無

28、需外置偏置電路。2.2.3 語音數據存儲接口電路模塊 考慮到存儲器芯片的容量、系統供電、以及對語音信號的讀取速率，本系統采用了具有32M*8位存儲空間的Flash。錄音系統和放音系統的語音數據均存儲在Flash存儲器上。Flash存儲器是一種可在線進行電擦寫可快速訪問，掉電后信息不會丟失的非易失性存儲器，具有可靠性穩定性，低成本低功耗，高密度大容量可達幾個Gb，抗震性，尺寸小重量輕等多種先進特性，燒錄技術以Flash閃存為載體進行讀取和存儲。本次設計的Flash存儲模塊電路如圖2-5所示：圖2-5 Flash存儲模塊電路Flash 以容量大價格低的優勢被廣泛應用在便攜式設備中，同時Flash存

29、儲器在寫入時需要復雜的操作命令，這樣確保了數據寫入的正確性。Flash有8位I/O 端口，地址、命令字以及數據復用這8位I/O 端口。它采用復雜的操作順序來區分地址、命令、數據信息。DSP采集到的32位語音數據通過外部數據總線的低8位分4次，從左聲道的高8位到右聲道的低8位依次寫入Flash。2.2.4 音頻接口電路模塊TLV320AIC23有獨立的控制接口和數據接口，控制口用于接收控制器的命令字，數據接口與DSP完成語音數據的交換。語音信號通過話筒從麥克或線路輸入口輸入音頻信號送到TLV320AIC23中,其中麥克輸入電路和線路輸入模塊電路分別如圖2-6，圖2-7所示。圖2-6 麥克輸入電路

30、圖2-7 線路輸入模塊電路 MCBSP1接TLV320AIC23 的控制接口，TLV320AIC23提供SPI和I2C兩種控制接口方式，該器件的模式終端狀態(MODE)決定了控制接口的形式。本設計將MODE引腳接高選擇SPI方式，SPI模式的特點是只在片選信號有效時鎖存進數據，由于也是同步串口，所以通過配置MCBSP為Clock Stop Mode（時鐘在幀信號有效時產生，其他時間沒有時鐘信號）可以無縫與TLV320AIC23連接。這時，MCBSP的幀信號連接SPI的CS信號，時鐘和數據信號與SPI一一對應。這種連接只需MCBSP設置的寄存器，使用比較簡單可靠。 DSP與TLV320AIC23

31、的數據交換是通過串口0實現的，其中MCBSP多通道緩沖串口數據的接收是通過三級緩沖完成的，即引腳DR上的數據先到達移位寄存器RSR，當收到一個滿字之后數據被裝載到數據接收寄存器RBR中，最后數據才被拷貝到接收數據寄存器DRR中。DSP通過串口0 接收TLV320AIC23采集的語音數字信號，并且在回放模式下，通過串口將語音信號傳送給TLV320AIC23。這時音頻芯片為主器件，給DSP提供幀同步和時鐘信號。語音信號經還原后由耳機輸出或線路輸出，其中耳機輸出模塊電路和線路輸出模塊電路分別如圖2-8，圖2-9所示。圖2-8 耳機輸出模塊電路 圖2-9 線路輸出模塊電路 DSP模式下的數據傳輸時序如

32、圖2-10所示： 圖2-10 DSP模式下的數據傳輸時序由DSP模式下的數據傳輸時序圖可看出，在幀同步信號(LRCIN/LRCOUT)作用下，串行口先傳送左聲道數據再傳送右聲道數據，C5416的MCBSP口每接收一個字，內部會自動產生一個中斷信號通知DSP保存數據，為下一步數據處理做好準備，同時DSP通過MCBSP口向TLV320AIC23發送數據，經過D/A轉換就可以回放語音信號。2.2.5 電源接口電路模塊TMS320C5416DSP芯片采用低電壓設計，并且采用雙電源供電，即內核電源CVDD和I/O電源DVDD。I/O電源采用3.3V電源供電，而內核電源采用1.6V供電，降低內核電源的目的

33、是為了降低功耗。由于TMS320C5416DSP芯片采用雙電源供電，使用時需要考慮它們的加電次序。在理想情況下，DSP芯片上的兩個電源應該同時加電，但在有些場合很難做到。若不能做到同時加電，應先對DVDD加電，然后再對CVDD加電，同時要求DVDD電壓不超過CVDD電壓2V。這個加電次序主要依賴于芯片內部靜電保護電路，內部保護電路如圖2-11所示。 圖2-11 內部靜電保護電路從圖中可以看出，DVDD電壓不超過CVDD電壓2V，即用4個二極管降壓，而CVDD電壓不超過DVDD電壓0.5 V，即一個二極管降壓，否則有可能損壞芯片。產生3.3V和1.6V電壓的電路分別如圖2-12，圖2-13所示。

34、圖2-12 產生3.3V電源電路圖圖圖2-13 產生1.6V的電源電路3 語音錄放器的應用軟件設計3.1 語音錄放器應用軟件系統的設計方案本語音錄放系統的軟件開發環境是TI 公司的DSP集成開發環境CCS2.0。CCS提供了軟件開發、程序調試和系統仿真環境。CCS不但能支持匯編語言，而且還支持C/C+語言進行軟件開發，因此本語音錄放系統的軟件采用C語言混合編寫,主程序和子程序用C語言編寫。這樣，既容易進行調試,又可以提高軟件的執行效率,可達到充分利用DSP芯片的軟硬件資源。 本系統主要是將現場采集到的語音，即系統采集現場的線路輸入信號或麥克語音信號，并存儲在Flash中，Flash中的語音信號

35、經由濾波后的語音信號被播放出來同時進行FFT快速離散傅立葉變換。3.2 主程序模塊語音信號通過話筒從線路或麥克輸入口輸入音頻信號送TLV320AIC23中，TLV320AIC23控制芯片內寄存器，使輸入的音頻信號進行AD轉換，將AD轉換得到的數字語音信號經由數字低通濾波器濾波后送到TMS320C5416DSP的Flash存儲器暫存起來，放音時，先從Flash存儲器中讀出數據通過耳機發送出來。主程序模塊語音處理工作過程是：首先對系統進行初始化，主要包括CPU的時鐘頻率初始化、TLV320AIC23的初始化、MCBSP的初始化、語音緩沖區和工作變量的初始。主程序模塊如圖3-1所示。 圖3-1 主程

36、序模塊語音分析子程序處理過程是：首先初始化TLV320AIC23為語音采集狀態，然后讀取語音錄音數據放入數據緩沖區，調用FIR程序對采樣數據進行濾波，接著將數字語音數據存入FLASH存儲器，儲存后的數據通過耳機發送出來，另一方面進行FFT變換。該子程序模塊流程如圖3-2所示。圖3-2 語音分析流程濾波器子程序的實現分為以下兩個過程： 1. 濾波器系數的設計 使用設計標準頻率響應的基于窗函數的FIR濾波器，可以實現加窗線性相位FIR數字濾波器設計。 語法： b=fir1 (n , Wn , ftype); b=fir1 (n , Wn , ftype , window); 其中，n為濾波器的階數

37、，Wn為濾波器的截止頻率，ftype參數用來決定濾波器的類型，當期為high時，可設計高通濾波器，stop時可以設計帶阻濾波器。Window用來指定濾波器采用窗函數類型，其默認值為漢明窗（本程序中使用的是漢明窗）。利用matlab得到系數放在數組FHn中存放。2. 循環緩沖區法實現濾波 對于N級FIR濾波器，在數據存儲器中開辟一個N單元的緩沖區，用來存放最新的N個輸入樣本。從最新的樣本開始取數，讀完最后一個樣本后，輸入最新樣本來代替最老樣本，而其它數據位置不變，具體是通過子程序init for fir（）來實現。用濾波器系數乘以保存的N-1個輸入值和當前輸入值并求和，這一過程是通過子程序函數f

38、ir（）實現的。FIR濾波子程序模塊流程如圖3-3所示。FIR濾波用濾波器系數乘以保存的N-1個輸入值和當前輸入值并求和返回計算結果 圖3-3 FIR濾波流程FFT 算法的實現主要分為三個步驟：1. 實現輸入數據的比特反轉，輸入數據的比特翻轉實際上就是將輸入數據進行位碼倒置，以便在整個運算后的輸出序列是一個自然序列。2. 實現N點復數FFT,這一過程的實現分為三個功能塊，即第一級蝶形運算、第二級蝶形運算、第三級蝶形運算乃至log2N級蝶形運算。對于任何一個2的整數冪N=2m，總可以通過M次分解到2點的DFT計算。通過這樣的M次分解，可構成M（log2N）級迭代計算，每級由N/2個蝶形運算組成。

39、3. 功率普計算，即計算X(k)=X(n) WNnk ，X（k）一般是由實部和虛部組成。因此計算功率普時，只需將FFT變換好的數據，按照實部和虛部求它們的平方和即可。 FFT子程序流程如圖3-4所示。按照編碼逆序排列輸入序列用蝶形算法計算計算功率譜返回計算結果FFT 圖3-4 FFT濾波流程3.3 語音錄放模塊程序設計3.3.1 MCBSP的配置TMS320C5416提供的MCBSP口是一種高速、雙向、多通道帶緩沖的串行接口。它可以與其他C54xDSP器件、編碼器或其他串行接口器件通信。MCBSP的硬件部分是基于標準串行接口的。TLV320AIC23的控制口主要是為了接收DSP的控制字，因此這

40、里DSP MCBSP1作為主器件。TLV320AIC23有許多可編程特性，其內部有11個9位可編程控制寄存器，DSP通MCBSP1來訪問這些控制寄存器。SDIN為串行數據輸入端，它接收DSP串行數據，數據字長16位，其中高7位為地址信息，低9位為TLV320AIC23的命令字。SCLK為控制端口串行數據時鐘輸入，DSP串口的采樣率發生器對CPU時鐘分頻后得到串口的發送時鐘BCLKX1=225.952KHz，產生的時鐘通過SCLK引腳驅動TLV320AIC23。TLV320AIC23芯片與數字系統的接口有右判斷模式、左判斷模式、I2S模式和DSP模式四種數據格式。數字音頻接口由時鐘信號BCLK、

41、數據信號DIN和DOUT、同步信號LRCIN和LRCOUT組成。由于DSP的MCBSP接口與該芯片的DSP模式相兼容，因此該音頻模塊采用了DSP模式。現對DSP模式進行說明。該音頻處理模塊采用的是DSP作為從設備，TLV320AIC23 為主設備。DSP模式下的數據格式為：發送、接收幀長度為2個字，每個字長16位。幀同步信號有效后跟著是兩個數據字。TLV320AIC23作為數據接口的主器件，為DSP提供發送接收時鐘，以及幀同步信號，在幀同步信號的下降沿開始傳送數據，左通道數據組成了首先傳送的數據字，緊接著傳送右通道的數據。傳送字長32位，其中左通道數據16位，右通道數據16位。BCLK在主動方

42、式下是輸出，而在從動方式下是輸入。在LRCIN或LRCOUT的下降沿開始數據傳輸。DSP為了接收正確的語音數據，應該將串口的數據格式配置為與TLV320AIC23相同。幀同步脈沖高電平有效。接收、發送時鐘CLKR、幀同步信號由外部時鐘驅動。其中幀同步信號寬度是1個BCLK時鐘寬度。幀周期為32個BCLK時鐘。在CLKR的上升沿，發送或采樣接收數據。MCBSP的控制模塊包括幀同步信號發生器、內部時鐘發生器、以及它們的控制電路和多通道選擇。與MCBSP有關的控制寄存器是通過子地址尋址來訪問的，它有28個子寄存器只占用一個DSP內存地址。MCBSP 的子地址寄存器(SPSA)用來指向這些使用同一個內

43、存地址的寄存器中的某一個。MCBSP子數據寄存器(SPSDx) 用來訪問選中的寄存器。由于我們利用DSP的MCBSP口來控制TLV320AIC23芯片,而且2個MCBSP口設置成不同的工作方式,所以必須把MCBSP初始化為符合TLV320AIC23芯片的控制命令時序和要求的工作模式。由于配置每個寄存器的代碼段相同，首先指定子地址寄存器地址，接著給數據。3.3.2 TLV320AIC23的初始化TLV320AIC23具有8個可編程的內部寄存器，通過軟件編程能隨時控制TLV320AIC23 的采樣頻率，高、低通濾波器的截止頻率，模擬輸入及輸出的增益。1TLV320AIC23的控制寄存器控制寄存器的

44、地址在第二章已詳細說明，下面說明各部分意義：(1)左聲道線路輸入控制寄存器LRS：左/右聲道線路輸入增益控制調節，0同步調節禁止，1同步使能LIM：左聲道線路輸入靜音控制，0正常，1靜音LIV40：左聲道音量控制，1111112dB，0000034.5dB，步距1.5dB/LSBX：保留 (2)右聲道線路輸入控制寄存器(3)左聲道耳機音量控制寄存器LSR：左/右聲道音量控制同步調節，0同步調節不使能，1同步調節使能LZC：左通道過零偵測（防止干擾進入耳機放大器），0關，1開LHV（60）：耳機音量控制，1111111+6dB，0110000=-73dB(4)右聲道耳機音量控制寄存器(5)濾波器

45、控制寄存器DACM：D/A 變換電路軟件靜音控制，0不靜音，1軟件靜音DEEMP：去加重控制選擇，00關，0132kHz，1044kHz，11=48kHzADCHP：A/D 高通濾波器，0關閉，1開(6)休眠控制器OFF：芯片休眠控制，0芯片通電，1芯片休眠CLK：時鐘控制，0時鐘開啟，1時鐘關閉OSC：振蕩器控制，0振蕩器開啟，1振蕩器關閉OUT：輸出控制，0輸出開啟，1輸出關閉DAC：D/A 變換控制，0D/A 變換開啟，1D/A 變換關閉ADC：A/D 變換控制，0A/D 變換開啟，1A/D 變換關閉MIC：話筒電路控制，0開啟，1關閉LINE：線路輸入控制，0開，1關(7)數字音頻接口

46、格式控制寄存器MS：主/從模式控制位，0從模式，1主模式LRSWAP：D/A 左右通道交換控制位，0不交換，1交換LRP：D/A 左右數字聲道幀相位IWL：數字音頻字長FOR：數字音頻接口格式選擇(8)取樣率控制寄存器CLKOUT：輸出時鐘分頻控制，0不分頻，1二分頻CLKIN：輸入時鐘分頻控制，0不分頻，1二分頻SR：采樣率控制位BOSR：超采樣率控制USB/Normal：時鐘模式，0普通模式，1USB 模式(9)數字接口激活寄存器ACT：激活接口，0不激活，1激活在程序中若改變其它寄存器位，要激活一次接口，否則接口不工作。(10)復位寄存器RES：復位控制，只要向寄存器寫一個數，芯片內寄存

47、器復位，恢復默認值。2控制寄存器的使用設計時, 可以通過數據的串行傳輸來控制TLV320AIC23。這串數據的前半部分用于控制寄存器的地址, 接下來的部分對應于該寄存器所要寫入的值。對于這種串行傳輸的控制數據, 可以分為兩個8Bit進行處理。考慮到實際情況,使用匯編語言既直觀又方便, 因此, 對于I2C寫入模塊, 可使用匯編語言。下面是以DSP TMS320VC5416芯片為例列出的通過匯編語言對TLV320AIC23的控制寄存器進行設置的具體代碼:. data ; TLV320AIC23控制寄存器數據Register0. word 0x01 ;控制地址:0000000. word 0x17

48、;控制數據:左聲道輸入音量控制0dB,開啟左右聲道同步更新Register1. word 0x03 ;控制地址:0000001. word 0x17 ;控制數據:右聲道輸入音量控制0dB,開啟左右聲道同步更新Register2. word 0x05 ;控制地址:0000010.word 0xff ; 控制數據: 左耳機輸出音量控制+6dB,開啟左右耳機聲道同步更新Register3. word 0x07 ;控制地址:0000011.word 0xff ; 控制數據: 右耳機輸出音量控制+6dB,開啟右左耳機聲道同步更新Register4. word 0x08 ;控制地址:0000100. wo

49、rd 0x14 ; 控制數據: 關閉旁路直通, 輸入選用Microphone,使DAC 處于有效狀態Register5. word 0x0a ;控制地址:0000101. word 0x05 ;控制數據:數字音頻通道選用ADC高通濾波器,關閉DAC 軟靜音Register6. word 0x0c ;控制地址:0000110. word 0x01 ; 控制數據: 開啟ADC、DAC , 開啟Mi2crophone輸入端,關閉Line輸入端Register7. word 0x0e ;控制地址:0000111. word 0x53;控制數據:DSP數字接口格式,芯片采用主式,數據字長16bit ,L

50、RP = 1Register8. word 0x10 ;控制地址:0001000. word 0x20 ; 控制數據: 采樣率控制, 時鐘為正常模式Register9. word 0x12 ;控制地址:0001001. word 0x01 ;控制數據:激活數字接口Register10. word 0x1e ;控制地址:0001111. word 0x00 ;控制數據:復位TLV320AIC23DSP 通過串口1完成對TLV320AIC23的初始化工作。程序中把對TLV320AIC23的初始化命令寫在一個數組中，采用循環方式將這些命令通過串口發送出去。圖3-5是對TLV320AIC23寄存器編程

51、時的時序圖：圖3-5 TLV320AIC23控制寄存器數據寫入時序這16位控制字中,B159為寄存器的地址,B80為要寫入寄存器的數據。4 結 論本系統充分利用了TMS320C5416的片上資源，使用了MCBSP多通道緩沖串口與音頻芯片TLV320AIC23的硬件無縫連接，這既不占用系統的總線資源，而且還簡化了硬件電路設計。系統具有更好的維護性。本系統實現了對語音信號的采集與回放等基本音頻處理功能，完成了基于TMS320C5416DSP芯片的語音分析系統的設計。本設計是采用TMS320VC5416作為語音分析實現的核心硬件，以TLV320AIC23作為數模轉換芯片來實現整個硬件系統。在整個設計

52、過程中，我們采用了以帶有A/D轉換器的TLV320AIC23芯片為核心音頻錄放接口器件，結合TMS320C5416DSP芯片，語音數據存儲FLASH存儲器等進行了硬件設計。軟件部分則采用模塊化的設計方法，用C語言來實現。通過TLV320AIC23采集到的音頻信號(f.max10kHz)的頻譜如圖4-1所示，處理后的頻譜圖如圖4-2所示。前后頻譜有一些差異，主要是損失掉了高頻部分的頻譜成分。圖4-1 直接采集到的語音頻譜圖4-2 經過系統后的語音頻譜由于這次設計時間較短，該語音分析器的基本功能已經實現，要達到實用，還需進一步進行研究設計。5 心得體會如果說任何機會都是需要去創造出來的話，那么那個

53、創造者，其實就是你自己。時間過得真快，轉眼間已經有兩個星期了，現在回想起來，往事還歷歷在目。但是不可否認的卻是這些經歷將會是我人生當中不可多得的財富和經驗的累積。這兩周的課程設計實習周終于結束了，通過兩周以來同學和老師的共同努力，我們終于完成了設計要求。但大家臉上的表情都是欣慰和歡喜的，到底工夫不負有心人。回想過去兩周，這里面的辛苦只有做是課程設計的人才明白，才能體會。通過這種綜合性訓練，要學生達到以下的目的和要求：1結合課程中所學的理論知識，獨立設計方案。達到學有所用的目的。2學會查閱相關手冊與資料，通過查閱手冊和文獻資料，并掌握合理選用的原則，培養獨立分析與解決問題的能力。這次設計我們學到了很多東西，雖然作出來的東西很基礎，但是我們加深了對知識的理解和掌握。作為一名大四的學生，我覺得能做類似的課程設計是十分有意義的。同時這是一次團隊合作開發過程，一次難得的經歷。通過此次設計試驗也著重能夠學到許多東西。機會誰都有，關鍵在于自己怎么利用一些外部條件去創造。與其等待機會的來臨，還不如自己去創造機會，變被動為主動，