1、實驗一：組合邏輯電路設(shè)計與分析一、實驗?zāi)康模?1） 掌握組合邏輯電路的特點；（ 2） 利用組合邏輯轉(zhuǎn)換儀對組合邏輯電路進行分析。二、實驗原理組合邏輯電路是一種重要的數(shù)字邏輯電路：特點是任何時刻的輸出僅僅取決于同一時刻的輸入信號的取值組合。根據(jù)電路的特定功能，分析組合邏輯電路的過程。三、實驗電路及步驟（ 1） 利用邏輯轉(zhuǎn)換儀對已知電路進行分析實驗連接圖如下：XLC1BAU1AU2A74LS136D74LS04DU1CU2C74LS136D74LS04DU1BU2B74LS136D74LS04D真值表和邏輯表達式如下：（2）根據(jù)要求利用邏輯轉(zhuǎn)換儀進行邏輯電路分析。問題的提出： 火災(zāi)報警器只有在煙感

2、、溫感和紫外線三種不同類型的火災(zāi)探測器中兩種或兩種以上的探測器發(fā)出火災(zāi)探測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號。四、思考題（ 1） 設(shè)計一個四人表決電路。如果3 人或者 3 人以上同意，則通過；反之，則被否決。用與非門實現(xiàn)。（ 2）利用邏輯轉(zhuǎn)換儀對下圖所示邏輯電路進行分析U1AU2AXLC11274LS04D74LS00D7U1BU3BU3A3874LS04D74LS10D74LS10D4B5U1CU2B9A674LS04D74LS00D10五、實驗體會1實驗二：編碼器、譯碼器電路仿真實驗一、實驗?zāi)康模?1）掌握編碼器、譯碼器的工作原理。（ 2）常見編碼器、譯碼器的作用。二、 實驗原理數(shù)字信號不

3、僅可以用來表示數(shù)，還可以用來表示各種指令和信息。通過編碼和譯碼來實現(xiàn)。（ 1）編碼是指在選定的一系列二進制數(shù)碼中， 賦予每個二進制數(shù)碼以某一固定含義。 能完成編碼功能的電路統(tǒng)稱為編碼器。（ 2）譯碼是編碼的逆過程，將輸入的每個二進制代碼賦予的含義翻譯出來，給出相應(yīng)的輸出信號。54321321054 63211111B A 1C B AI765432102 2 GEDDDDDDDDG GU2U1 74LS148D74LS138DOS 21076543210EG AAAYYYYYYYY5 46 7 9790 12 3451 11 11 111圖 2-1編碼器 74LS148D和譯碼器74LS138

4、D三、實驗電路（ 1） 8-3 線優(yōu)先編碼器實驗電路圖如下：2VDDA0GSEO5VJ1A2A15 V5 V5 V5 V5 VKey = 0U1J210D0A0911D1A1712D2A2613D31D4GS14Key = 12D5EO153D6J34D75EI74LS148DKey = 2J4Key = 3J5Key = 4J6Key = 5J9J7Key = SpaceKey = 6J8Key = 7利用九個單刀雙擲開關(guān)切換8 位信號輸入端和選通輸入端輸入的高低電平狀態(tài)。利用 5個探測器觀察3 位信號輸入端、選通輸入端、優(yōu)先標志輸出信號的高低電平狀態(tài)。8-3 線優(yōu)先編碼器真值表如下：輸入端

5、輸出端EIY7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSE0（ 2） 3-8 線譯碼器實驗圖如下：3VCC5VVCCY0Y1Y2Y3R1R2R31k1k 1k5 V5 V5 V5 VJ1124U1751AY015Key = Space2148BY193J23CY21310126Y3G1Y41112410G2AY5135G2BY6971114Y7Key = Space674LS138DJ30Y4Y5Y6Y7Key = Space5 V5 V5 V5 V利用三個單刀雙擲開關(guān)切換二路輸入端輸入的高低電平的狀態(tài)。利用 8 個探測器觀察8 路輸出端輸出信號的高低電平狀態(tài)。使能端G1接高電平， G2A

6、、 G2B 接低電平。3-8 譯碼器真值表如下：輸入端輸出端G1G2G2A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7AB四、思考題（ 1）利用兩塊 8-3 線優(yōu)先編碼器 74LS148D 設(shè)計 16-4 線優(yōu)先編碼器， 然后仿真驗證 16-4 線優(yōu)先編碼器的邏輯功能。4（ 2）利用兩塊3-8 線譯碼器 74LS38D 設(shè)計 416 線譯碼器，然后仿真驗證4 16 線譯碼的邏輯功能。五、實驗體會5實驗三：觸發(fā)器帶電路仿真實驗一、實驗?zāi)康模?1） 掌握邊沿觸發(fā)器的邏輯功能；（ 2） 邏輯不同邊沿觸發(fā)器邏輯功能之間的相互切換。二、實驗原理觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元，具有記憶、存儲二進制信

7、息的功能。從邏輯功能上將觸發(fā)器分為 RS、D、 JK、T、 T等幾種類型，對于邏輯功能的描述又真值表、波形圖、特征方程等幾種方法。邊沿觸發(fā)器指只在信號，進行狀態(tài)轉(zhuǎn)換，而其他時刻的輸入信號的變集成觸發(fā)器異步置位、復(fù)位功能。三、實驗電路及步驟（ 1）D 觸發(fā)器仿真電路，接線圖如圖所示：VDD5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceCP上升或下降沿到來時接收此刻的輸入化對其沒有影響的電路。XSC14U1AG1PRT251D1QB CDA31CLK1Q61CLRX1174LS74D2.5 VV11kHz5 V6真值表如下（輸入1 表示

8、高電平，0 表示低電平；輸出1 表示燈亮， 0 表示燈滅）：輸入端現(xiàn)態(tài)次態(tài)CPCLRPRDQnQn+1分析結(jié)果：通過上述真值表，我們可以看到， CLR和 PR兩個端子的工作不受時鐘脈沖的牽制，二者為無效電平時，該觸發(fā)器才實現(xiàn)正常的D 觸發(fā)器功能，即 Q n 1D ，輸出狀態(tài)始終與脈沖上升沿到來前的瞬間D 的狀態(tài)保持一致。通過示波器的觀察，也可以證明這一點， CLR和PR為無效電平時， 次態(tài) Q的變化始終在脈沖的上升沿處； 而由 CLR和 PR引起的變化卻可以出現(xiàn)在任何時候，不必非在時鐘變化之處。在仿真中我發(fā)現(xiàn)， 當 CLR和 PR同時為低電平時， 輸出信號是與D 保持一致的。 應(yīng)該說，這種工作

9、狀態(tài)并不是我們所希望的。雖然于功能沒影響， 但是 CLR和 PR同時為有效電平仍是不被允許的。（2） JK 觸發(fā)器仿真電路圖如圖所示：VDD5VJ1Key = Space4U1AXSC1J21PRG351J1QT11CLKABCDKey = Space21K1Q6J31CLRX11574LS112DKey = Space2.5 VJ4Key = SpaceJ5V11kHzKey = Space5 V7真值表如下：CPCLRPRJKQnQn+1分析結(jié)果：通過上述真值表，我們可以看到， CLR和 PR兩個端子的工作不受時鐘脈沖的牽制，當二者為無效電平時，該觸發(fā)器才實現(xiàn)正常的JK 觸發(fā)器功能，即 Q

10、 n 1JQ nK Qn ，輸出狀態(tài)始終與脈沖下降沿到來前的瞬間J、K 及 Q n 的狀態(tài)相關(guān)。通過示波器的觀察，也可以證明，當JK 觸發(fā)器在正常實現(xiàn)其功能時，次態(tài)Q的變化始終在脈沖的下降沿處， 而由 CLR和 PR引起的變化卻可以出現(xiàn)在任何時候，不必非在時鐘變化之處，二者的控制是異步的。在仿真中我發(fā)現(xiàn)，當 CLR和 PR同時為低電平時，輸出信號為1。應(yīng)該說，這種工作狀態(tài)也不是我們所希望的。雖然影響不會影響到JK 觸發(fā)器的功能，但是CLR和 PR還是不要同時為有效電平的好。四、思考題由于 D觸發(fā)器器方便， JK 觸發(fā)器功能最完善，怎樣將JK 觸發(fā)器和 D 觸發(fā)器分別轉(zhuǎn)換為T 觸發(fā)器。五、實驗體

11、會8實驗四：計數(shù)器電路仿真實驗一、實驗?zāi)康模?1）了解計數(shù)器的日常應(yīng)用和分類。（ 2）熟悉集成計數(shù)器邏輯功能和其各控制端作用。（ 3）掌握計數(shù)器的使用方法。二、實驗原理統(tǒng)計輸入脈沖個數(shù)的過程叫計數(shù)。能夠完成計數(shù)工作的電路稱做計數(shù)器。計數(shù)器的基本功能是統(tǒng)計時鐘脈沖的個數(shù)，即實現(xiàn)技術(shù)操作，也可由于分頻、定時、產(chǎn)生節(jié)拍脈沖等。二進制計數(shù)器是構(gòu)成其他計數(shù)器的基礎(chǔ)。74LS161D 是常見的二進制加法同步計數(shù)器，74LS191D 是常見的二進制加/減同步計數(shù)器。若一計數(shù)器的計數(shù)長度（模）為10，則該計數(shù)器稱為十進制計數(shù)器。三、實驗電路及步驟（ 1） 74LS161D 構(gòu)成的二進制加法同步計數(shù)器，電路圖如

12、下：VCCU15V314 Ln1AQABusJ14BQB13 Ln25CQC12 Ln36DQD11 Ln4Key = A7ENPRCO15U210ENTJ29LOADBus1CLRXLA12CLKDCD_HEXLn1 1Ln2Key = BLn3J374LS161DLn44321nnnnKey = CLLLLBusJ4X1 2.5 VKey = DFC Q TV11kHz5 VGND該電路采用總線方式進行連接利用 J14 四個單刀雙擲開關(guān)可切換74LS161D 第 7、 10、 9、 1 腳輸入的高低電平狀態(tài)。74LS161D 第 3、 4、 5、 6 腳同時接高電平，第15 腳接探測器。 V1 為時鐘信號，利用邏輯分析儀觀察四位二進制輸出端，進位端和時鐘信號端的波形。9利用 J1 、J2、J3、J4 四個單刀雙擲開關(guān)進行切換，同時觀察數(shù)碼管U2 的輸出信號，實驗表明， 當 LOAD端和 CLR端為高電平時， 數(shù)碼管依次顯示0 9A F。觀察探測器X1，發(fā)現(xiàn)當該計數(shù)器記滿時，探測器X1 亮，表明進位輸出端有進位且高電平有效。邏輯分析觀察儀的結(jié)果如圖5-2 ，它的 6 9 端子依次對應(yīng)161 上的 QA QD四個端子。可以看出，以6 端為最低位、 9 端為最高位