1、第章第章 存存 儲儲 器器4.1 4.1 概述概述4.2 4.2 主存儲器主存儲器4.3 4.3 高速緩沖存儲器高速緩沖存儲器4.4 4.4 輔助存儲器輔助存儲器 4.1 概述（1 1）按存儲介質分類）按存儲介質分類半導體器件：半導體器件：半導體存儲器（半導體存儲器（RAMRAM、ROMROM，用作主存），用作主存）磁性材料：磁性材料：磁表面存儲器（磁盤、磁帶，用作輔存）磁表面存儲器（磁盤、磁帶，用作輔存）光介質：光介質：光盤存儲器（用作輔存）光盤存儲器（用作輔存）（2 2）按存取方式分類）按存取方式分類隨機存取存儲器隨機存取存儲器RAMRAM：存儲器中任何存儲單元的內容都存儲器中任何存儲單元

2、的內容都能被隨機存取，且能被隨機存取，且存取時間和存儲單元的物理位置無存取時間和存儲單元的物理位置無關關（主存）（主存） 只讀存儲器（只讀存儲器（ROMROM）：）：只能讀出，不能寫入。只能讀出，不能寫入。順序存取存儲器：順序存取存儲器：存取時間和存儲單元的物理位置有關存取時間和存儲單元的物理位置有關 （磁盤、磁帶）（磁盤、磁帶）相聯存儲器：相聯存儲器：按內容訪問。按內容訪問。一、存儲器的分類一、存儲器的分類3 3、按在計算機系統中的作用分類、按在計算機系統中的作用分類主存儲器：主存儲器：又稱內存，為主機又稱內存，為主機的一部分，用于的一部分，用于存放系統當前存放系統當前正在執行的數據和程序正

3、在執行的數據和程序，屬于，屬于臨時存儲器。臨時存儲器。輔助存儲器：輔助存儲器：又稱外存，為外又稱外存，為外部設備，用于部設備，用于存放暫不用的數存放暫不用的數據和程序據和程序，屬于永久存儲器。，屬于永久存儲器。 CPUCACHE主存（內存）主存（內存）輔存（外存）輔存（外存）磁盤、磁帶、光盤磁盤、磁帶、光盤 高速緩沖存儲器（高速緩沖存儲器（CacheCache）Flash Memory存存儲儲器器主存儲器主存儲器輔助存儲器輔助存儲器MROMPROMEPROMEEPROMRAMROM靜態靜態 RAMRAM動態動態 RAMRAM1. 1. 存儲器三個主要特性的關系存儲器三個主要特性的關系 二、存儲

4、器的層次結構二、存儲器的層次結構訪問速度越來越快訪問速度越來越快存儲容量越來越大，每位的價格存儲容量越來越大，每位的價格越來越便宜越來越便宜 緩存緩存主存主存輔存輔存CPUCache內存內存輔存輔存第一層次第一層次第二層次第二層次第三層次第三層次現代計算機中通常采用現代計算機中通常采用 “cache-cache-主存主存- -輔存輔存”三級存儲系統三級存儲系統。 為了彌補主存為了彌補主存速度的不足速度的不足，在，在CPUCPU和主存儲器之間和主存儲器之間增設速度快、容量小、每位價格較高的增設速度快、容量小、每位價格較高的CacheCache，用輔，用輔助硬件將助硬件將CacheCache和主存

5、構成整體，如圖所示，稱為和主存構成整體，如圖所示，稱為“Cache-Cache-主存主存”層次。層次。 CPUCache主存主存M輔助硬件輔助硬件 “Cache-主主存存”層次層次 為了彌補主存為了彌補主存容量的不足容量的不足，人們提出了，人們提出了“主存主存- -輔輔存存”層次，即在主存和輔存之間，增設輔助的軟硬件層次，即在主存和輔存之間，增設輔助的軟硬件設備，讓它們構成一個整體。設備，讓它們構成一個整體。 CPU主存主存輔存輔存輔助軟、硬件輔助軟、硬件“主存主存-輔輔存存”層次層次 4.2 4.2 主存儲器主存儲器一、概述一、概述1. 1. 主存的基本組成主存的基本組成存儲體存儲體驅動器驅

6、動器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR地址總線地址總線數據總線數據總線讀讀寫寫2. 2. 主存和主存和 CPU CPU 的聯系的聯系MDRMARCPU主主 存存讀讀數據總線數據總線地址總線地址總線寫寫 高位字節高位字節 地址為字地址地址為字地址 低位字節低位字節 地址為字地址地址為字地址設地址線設地址線 24 根根按按 字節字節 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位字地址字地址字節地址字節地址11109876543210840字節地址字節地址字地址字地址4523014203. 3. 主存中存儲單元地址的分

7、配主存中存儲單元地址的分配224 = 16 M8 M4 M4 4、主存儲器的性能指標、主存儲器的性能指標1 1、存儲容量：、存儲容量：指存儲器可容納的二進制信息量，描指存儲器可容納的二進制信息量，描述存儲容量的單位是述存儲容量的單位是字節或位字節或位。量化單位：量化單位：1K1K2 21010 1M 1M2 22020 1G 1G2 23030 1T 1T2 24040存儲容量存儲單元個數存儲容量存儲單元個數存儲字長存儲字長存儲容量存儲單元個數存儲容量存儲單元個數存儲字長存儲字長/8/8兆兆千兆千兆太太2 2、存儲速度：、存儲速度：由以下由以下3 3個方法來衡量。個方法來衡量。存取時間存取時間

8、：指啟動一次存儲器操作到完成該操作：指啟動一次存儲器操作到完成該操作所需的全部時間。存取時間愈短，其性能愈好。所需的全部時間。存取時間愈短，其性能愈好。通常存取時間用納秒（通常存取時間用納秒（1ns1ns10109 9s s）為單位。）為單位。存取周期存取周期：指存儲器進行連續兩次啟動存儲器操：指存儲器進行連續兩次啟動存儲器操作所需的最小間隔時間。作所需的最小間隔時間。通常存取周期通常存取周期T TC C大于存取時間大于存取時間t tA A ，即，即T TC CttA A。存儲器帶寬存儲器帶寬：是單位時間里存儲器所能存取的最是單位時間里存儲器所能存取的最大信息量，存儲器帶寬的計量單位通常是位大

9、信息量，存儲器帶寬的計量單位通常是位/ /秒秒（bpsbps）或字節）或字節/ /秒，它是衡量數據傳輸速率的秒，它是衡量數據傳輸速率的重要技術指標。重要技術指標。 3 3、存儲器的價格：、存儲器的價格：用每位的價格來衡量。用每位的價格來衡量。設存儲器容量為設存儲器容量為S S，總價格為，總價格為C C，則位價為，則位價為C/S(C/S(分分/ /位位) )。它不僅包含了存儲元件的價格，還包括為該存它不僅包含了存儲元件的價格，還包括為該存儲器操作服務的外圍電路的價格。儲器操作服務的外圍電路的價格。4 4、可靠性：、可靠性：指存儲器正常工作（正確存取）的性指存儲器正常工作（正確存取）的性能。能。5

10、 5、功耗：、功耗：存儲器工作的耗電量。存儲器工作的耗電量。存儲容量、速度和價格的關系：存儲容量、速度和價格的關系：速度快的存儲器往往價格較高，容量也較小。速度快的存儲器往往價格較高，容量也較小。容量、速度和價格三個指標是相互制約的。容量、速度和價格三個指標是相互制約的。 二、半導體存儲芯片簡介二、半導體存儲芯片簡介1. 1. 半導體存儲芯片的基本結構半導體存儲芯片的基本結構地地址址譯譯碼碼器器存儲陣列存儲陣列雙雙向向緩緩沖沖器器控制邏輯控制邏輯D0D1DN-1RD/WROECE A0 A1AM-1存儲芯片片選線的作用存儲芯片片選線的作用用用 16K 16K 1 1位位 的存儲芯片組成的存儲芯

11、片組成 64K 64K 8 8位位 的存儲器的存儲器 32片片 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A02. 2. 半導體存儲芯片的譯碼驅動方式半導體存儲芯片的譯碼驅動方式(1) (1) 線選法線選法00000,00,7007D07D 讀讀 / 寫寫選通選通 讀讀/ /寫控制電路寫控制電路 A3A2A1A0A40,310,031,031,31 Y Y 地址譯碼器地址譯碼器 X X地

12、地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫(2) (2) 重合法重合法00000000000,031,00,31I/OD0,0讀讀（1 1）SRAMSRAM存儲位元存儲位元n“1” “1” 狀狀態：態：A=1,B=0T1截止T2導通n“0”0”狀狀態：態：A=0，B=1T2截止T1導通六管六管MOS靜態存儲器結構靜態存儲器結構 三、隨機存取存儲器三、隨機存取存儲器 ( RAM )( RAM ) 1. 1. 靜態靜態 RAM (SRAM)RAM (SRAM) 單元電路由六個單元電路由六個MOSMOS管組成，編號為管組成，編號為T1-T8T1-

13、T8。T1T1、T2T2兩兩個組成雙穩態觸發器，這是單元電路的基本存儲單元。個組成雙穩態觸發器，這是單元電路的基本存儲單元。T3T3、T4T4為負載管；為負載管；T3T3和和T1T1構成一個反向器，負載構成一個反向器，負載T4T4和和T1T1構成另外一個反向器，這兩個反向器構成一個雙穩構成另外一個反向器，這兩個反向器構成一個雙穩態觸發器。態觸發器。pT5T5、T6T6為控制管，接為控制管，接X X地址選擇線（又稱字線），當地址選擇線（又稱字線），當X X地址選擇線為高電平時，地址選擇線為高電平時，T5T5、T6T6導通，使雙穩態電導通，使雙穩態電路與讀路與讀/ /寫電路連接，可對其進行寫入或讀

14、出。當寫電路連接，可對其進行寫入或讀出。當X X地址選擇線為低電平時，地址選擇線為低電平時，T5T5、T6T6斷開，雙穩態電路斷開，雙穩態電路與讀與讀/ /寫電路斷開，寫電路斷開，T1T1、T2T2存儲信息保持原狀態不變。存儲信息保持原狀態不變。 （1 1）寫操作）寫操作 如果要寫入如果要寫入1 1，則在，則在I/OI/O線上輸入高電平，在線上輸入高電平，在I/OI/O線上輸入低電線上輸入低電平，它們通過平，它們通過T5T5、T7T7和和T6T6、T8T8分別與分別與A A、B B端相連，使端相連，使A A1 1，B B0 0。則。則T1T1截止，截止，T2T2導通。當輸入信號和地址選擇信號消

15、失后，導通。當輸入信號和地址選擇信號消失后，T5T5、T6 T6 、T7T7、T8T8截止，截止，T1T1、T2T2保持被寫入的狀態。只要不斷電，寫保持被寫入的狀態。只要不斷電，寫入的信息就保持不變。入的信息就保持不變。（2 2）讀操作）讀操作 只要某個存儲單元被選中，則只要某個存儲單元被選中，則T T5 5、T T6 6 、T T7 7、T T8 8導導通，存儲信號被送到通，存儲信號被送到 I/OI/O和和I/OI/O線上。讀出時線上。讀出時I/OI/O和和I/OI/O線接到一個差動放大器上，由電流的方向可以判線接到一個差動放大器上，由電流的方向可以判定存儲單元的信號是定存儲單元的信號是“1

16、”1”還是還是“0”0”。 (2) (2) 靜態靜態 RAM RAM 芯片舉例芯片舉例 Intel 2114 Intel 2114 外特性外特性存儲容量存儲容量1K1K4 4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114行行地地址址譯譯碼碼 存儲矩陣存儲矩陣64646464A3A4A5A6A7A8 A0 A1 A2 A9I/O1I/O2I/O3I/O4輸入輸入數據數據控制控制CS&1&2WE列列I/O電路電路列選擇列選擇 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀A3A4

17、A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2

18、114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM In

19、tel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503

20、116473263480164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀0163248CSWE150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀

21、讀15031164732634801632480000000000150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀15031164732634801632480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電

22、路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地

23、址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼

24、I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫第一組第一

25、組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫150311647326348

26、150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地

27、地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電

28、路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第

29、一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM Intel 2114

30、 RAM 矩陣矩陣 (64 (64 64) 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路01632480164832ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數據有效數據有效數據穩定數據穩定高阻高阻 (3) (3) 靜態靜態 RAM RAM 讀讀 時序時序 tAtCOtOHAtO

31、TDtRC片選有效片選有效讀周期讀周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時間讀時間 t tA A 地址有效地址有效數據穩定數據穩定 t tCOCO 片選有效片選有效數據穩定數據穩定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的數據維持時間數據維持時間ACSWEDOUTDIN (4) (4) 靜態靜態 RAM (2114) RAM (2114) 寫寫 時序時序 tWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有下一次地址有效效寫時間寫時間 t tW W 寫命令寫命令 WEW

32、E 的有效時間的有效時間t tAWAW 地址有效地址有效片選有效的滯后時間片選有效的滯后時間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數據穩定數據穩定 WE WE 失效失效t tDHDH WE WE 失效后的數據維持時間失效后的數據維持時間n“1”“1”狀態：狀態：電容電容C C上有上有電荷電荷n“0”0”狀態：狀態：電容電容C C上無上無電荷電荷n再生：再生：讀出后信息可能讀出后信息可能被破壞，需要重寫。被破壞，需要重寫。n刷新：刷新：經過一段時間后，經過一段時間后，信息可能丟失，需要重信息可能丟失，需要重寫。寫。單管單管MOS動態存儲器結構動態存儲器結構

33、 2. 2. 動態動態 RAM ( DRAM )RAM ( DRAM ) (1) (1) 動態動態 RAM RAM 基本單元電路基本單元電路 單元讀寫：單元讀寫：只有只有行選擇信號行選擇信號和和列選擇信號列選擇信號同時有效時才同時有效時才選中該存儲單元，再根據數據線狀態和控制電路完成對選中該存儲單元，再根據數據線狀態和控制電路完成對電容電壓的讀取電容電壓的讀取( (讀讀) )或或對電容的充放電對電容的充放電( (寫寫) )。 T T數據輸入輸出線數據輸入輸出線行選擇信號行選擇信號列列選選擇擇信信號號C C刷新放大器刷新放大器 刷新：刷新：由于電容器存在漏電，因此需要定期對電容由于電容器存在漏電

34、，因此需要定期對電容器充放電，每隔一定時間器充放電，每隔一定時間(一般一般2ms左右的刷新周期左右的刷新周期)就要刷新一次。就要刷新一次。DRAM芯片結構：芯片結構：存儲陣列為多頁面結構，地址線為行地址存儲陣列為多頁面結構，地址線為行地址和列地址分別傳送，由行選通和列地址分別傳送，由行選通(RAS)信號和列選通信號信號和列選通信號(CAS)控制。數據線分為輸入和輸出，控制。數據線分為輸入和輸出，WE有效為寫，無效為讀。有效為寫，無效為讀。 RAS（行選通）（行選通）CAS（列選通）（列選通）行行選選擇擇信信號號列列選選擇擇信信號號行地址譯碼器地地址址WE數數據據輸輸出出數數據據輸輸入入位存儲單

35、元地址鎖存器列地址譯碼器RAS CAS單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0 (2) (2) 動態動態 RAM RAM 芯片舉例芯片舉例 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路1KX1位位A9A8A7A6A5讀讀 寫寫 控控 制制 電電

36、路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫11111 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131

37、131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線011111 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址

38、譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線00100011111 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0111111010001 1 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel

39、 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0D11111010001 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A

40、1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0D11111010001 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0D11111010001 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103)

41、寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數數據據線線讀讀數數據據線線0D11111010001 三管動態三管動態 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路時序與控制時序與控制 行時鐘行時鐘列時鐘列時鐘寫時鐘寫時鐘 WERASCAS A6A0存儲單元陣列存儲單元陣列基準單元基準單元行行譯譯碼碼列譯碼

42、器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀讀出出放放大大基準單元基準單元存儲單元陣列存儲單元陣列行行譯譯碼碼 I/O緩存器緩存器數據輸出數據輸出驅動驅動數據輸入數據輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動態單管動態 RAM 4116 (16K RAM 4116 (16K 1 1位位) )外特性外特性DINDOUTA6A064X12864X128 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數據輸入數據輸入I/O緩沖緩沖輸出驅動輸出驅動DOUTDINCs

43、 4116 (16K 4116 (16K 1 1位位) ) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖緩沖輸出驅動輸出驅動OUTD左左右右 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數據輸入數據輸入I/O緩沖緩沖輸出驅動輸出驅動DOUTDINCs 4116 (16K 4116 (16K1 1位位) ) 芯片芯片 寫寫 原理原理數據輸入數據輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630 (3) (3) 動態動態

44、 RAM RAM 時序時序 行、列地址分開傳送行、列地址分開傳送寫時序寫時序行地址行地址 RAS RAS 有效有效寫允許寫允許 WE WE 有效有效( (高高) )數據數據 D DOUT OUT 有效有效數據數據 D DIN IN 有效有效讀時序讀時序行地址行地址 RAS RAS 有效有效寫允許寫允許 WE WE 有效有效( (低低) )列地址列地址 CAS CAS 有效有效列地址列地址 CAS CAS 有效有效tA-RAStA-CASth-CASth-RD-CAStsu-RD-CAStC-RDRASCASWEDout1)1)讀時序讀時序/RAS/RAS/CAS/WEDINDout2)2)寫時

45、序寫時序tW-WRtsu-DIN-CAStsu-RD-CAStsu-WR-CASth-DIN-CAS (4) (4) 動態動態 RAM RAM 刷新刷新 刷新與行地址有關刷新與行地址有關 集中刷新集中刷新 （存取周期為（存取周期為0.5 0.5 s s ）“死時間率死時間率” 為為 128/4 000 100% = 3.2%“死區死區” 為為 0.5 s s 128 = 64 s s 周期序號周期序號地址序號地址序號tc0123871 387201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個周期個周期 （1936 s s） 128個周

46、期個周期 （64 s s） 刷新時間間隔刷新時間間隔 （2 ms）刷新序號刷新序號tcXtcY 以以128128128 128 矩陣為例矩陣為例tC = = tM + + tR讀寫讀寫 刷新刷新無無 “ “死區死區” 分散刷新（存取周期為分散刷新（存取周期為1 1 s s ）(存取周期為存取周期為 0.5 s + 0.5 s )以以 128128 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個存取周期個存取周期 分散刷新與集中刷新相結合（異步刷新）分散刷新與集中刷新相結合（異步刷新）對于對于 1

47、28 128 128 128 的存儲芯片（存取周期為的存儲芯片（存取周期為 0.5 0.5 s s ）將刷新安排在指令譯碼階段，不會出現將刷新安排在指令譯碼階段，不會出現 “ “死區死區”“死區死區” ” 為為 0.5 0.5 s s 若每隔若每隔 15.6 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms2 ms 刷新一次刷新一次 3. 3. 動態動態 RAM RAM 和靜態和靜態 RAM RAM 的比較的比較DRAMSRAM存儲原理存儲原理集成度集成度芯片引腳芯片引腳功耗功耗價格價格速度速度刷新刷新電容電容觸發器觸發器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存

48、緩存單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0(1) (1) 掩模式掩模式ROMROM 采用掩模工藝制成，其內容由廠方生產時寫入，采用掩模工藝制成，其內容由廠方生產時寫入，用戶只能讀出使用而不能改寫用戶只能讀出使用而不能改寫。 四、只讀存儲器（四、只讀存儲器（ROMROM） 若地址線若地址線A A1 1A A0 0=00=00，則選中，則選中0 0號單元，即字線號單元，即字線0 0為高電平，若有管為高電平，若有管子與其相連子與其相連( (如位線如位線2 2和和0)0)，其相應的，其相應的MOSMOS管導通，位線輸出為管導通，位線輸出為0 0，而位線而位線1 1和和3 3沒

49、有管子與字線相連，則輸出為沒有管子與字線相連，則輸出為1 1。故存儲器的內容。故存儲器的內容取決于制造工藝，存儲矩陣的內容如表所示。取決于制造工藝，存儲矩陣的內容如表所示。單元3單元2單元1單元0VCC地址譯碼器A1A0D3D2D1D0掩膜掩膜ROMROM存儲矩陣的內容存儲矩陣的內容 位單元單元D3D2D1D001010111012010130110n優點：可靠性高，集成度高，形成批量之后價格便宜；優點：可靠性高，集成度高，形成批量之后價格便宜；n缺點：用戶對制造廠商的依賴性過大，靈活性差。缺點：用戶對制造廠商的依賴性過大，靈活性差。 (2) (2) 可寫入（可編程）只讀存儲器可寫入（可編程）

50、只讀存儲器PROMPROM例：熔絲燒斷型例：熔絲燒斷型寫寫“0”0”時：時： 燒斷熔絲燒斷熔絲寫寫“1”1”時：時： 保留熔絲保留熔絲行線行線X X位位線線Y YVccVccT TXYXY熔絲熔絲在制作時不寫入任何信在制作時不寫入任何信息，但允許用戶利用專息，但允許用戶利用專門的設備（編程器）寫門的設備（編程器）寫入自己的程序，寫入是入自己的程序，寫入是一次性的。寫入后，其一次性的。寫入后，其內容將無法改變。內容將無法改變。 雙極型雙極型PROM PROM 有兩種結有兩種結構構: : 一種是熔絲燒斷型一種是熔絲燒斷型; ; 一種是一種是PNPN結擊穿型結擊穿型; ;(3)(3)光擦可編程只讀存

51、儲器光擦可編程只讀存儲器EPROMEPROMEPROMEPROM不僅可以由用戶利用編程器寫入信息，而且可不僅可以由用戶利用編程器寫入信息，而且可以對其內容進行多次改寫。以對其內容進行多次改寫。 EPROMEPROM又可分為兩種：又可分為兩種： 一種紫外線擦除（一種紫外線擦除（EPROMEPROM）; ; 一種是電擦除（一種是電擦除（EEPROMEEPROM）; ;通常通常EPROMEPROM存儲電路是利用浮柵存儲電路是利用浮柵MOSMOS管構成管構成的，又稱的，又稱FAMOSFAMOS管，即浮柵雪崩注入管，即浮柵雪崩注入MOSMOS管管) )行線行線位位線線輸輸出出位線位線DS浮柵管浮柵管(b

52、)VCCSSiO2浮柵浮柵+P+P+N襯底(a)D 浮柵管的柵極沒有引出端，而被浮柵管的柵極沒有引出端，而被SiO2SiO2絕緣層所包圍，稱為絕緣層所包圍，稱為“浮柵浮柵”。在原始狀態，該管柵極上沒有電荷，沒有導通溝道，。在原始狀態，該管柵極上沒有電荷，沒有導通溝道，D D和和S S是不導通的。如果將源極是不導通的。如果將源極S S和襯底接地，在襯底和漏極形成和襯底接地，在襯底和漏極形成的的PNPN結上加一個約結上加一個約24 V24 V的反向電壓，可導致雪崩擊穿，產生許的反向電壓，可導致雪崩擊穿，產生許多高能量的電子，這些電子比較容易越過絕緣薄層進入浮柵。多高能量的電子，這些電子比較容易越過

53、絕緣薄層進入浮柵。注入浮柵的電子數量由所加電壓脈沖的幅度和寬度來控制，如注入浮柵的電子數量由所加電壓脈沖的幅度和寬度來控制，如果注入的電子足夠多，這些負電子在硅表面上感應出一個連接果注入的電子足夠多，這些負電子在硅表面上感應出一個連接源源漏極的反型層，使源漏極的反型層，使源漏極呈低阻態。當外加電壓取消后，漏極呈低阻態。當外加電壓取消后，積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條積累在浮柵上的電子沒有放電回路，因而在室溫和無光照的條件下可長期地保存在浮柵中。件下可長期地保存在浮柵中。SSiO2浮柵+P+P+N襯底D 將一個浮柵管和將一個浮柵管和MOSMOS管串管串起來組成如圖所示的存

54、儲單起來組成如圖所示的存儲單元電路。于是浮柵中注入了元電路。于是浮柵中注入了電子的電子的MOSMOS管源管源漏極導通，漏極導通，當行選線選中該存儲單元時，當行選線選中該存儲單元時，相應的位線為低電平，即讀相應的位線為低電平，即讀取值為取值為“0”0”，而未注入電子，而未注入電子的浮柵管的源的浮柵管的源漏極是不導漏極是不導通的，故讀取值為通的，故讀取值為“1”1”。在。在原始狀態原始狀態( (即廠家出廠即廠家出廠) )，沒，沒有經過編程，浮柵中沒注入有經過編程，浮柵中沒注入電子，位線上總是電子，位線上總是“l”l”。行線行線位位線線輸輸出出位線位線DS浮柵管浮柵管(b)VCC 消除浮柵電荷的辦法

55、是利用紫外線光照射，由于消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從浮柵流入基片，使浮柵恢復初態。量，形成光電流從浮柵流入基片，使浮柵恢復初態。EPROMEPROM芯片上方有一個石英玻璃窗口，只要將此芯片芯片上方有一個石英玻璃窗口，只要將此芯片放入一個靠近紫外線燈管的小盒中，一般照射放入一個靠近紫外線燈管的小盒中，一般照射1010分鐘分鐘左右，讀出各單元的內容均為左右，讀出各單元的內容均為FFHFFH，則說明該，則說明該EPROMEPROM已已擦除。擦除。(4) (4) 電擦可編程只讀存儲

56、器電擦可編程只讀存儲器EEPROMEEPROMu若若V VG G為正電壓，第一浮空柵極與漏極之間產生隧道效應，使為正電壓，第一浮空柵極與漏極之間產生隧道效應，使電子注入第一浮空柵極，即編程寫入。電子注入第一浮空柵極，即編程寫入。u若使若使V VG G為負電壓，強使第一級浮空柵極的電子散失，即擦除。為負電壓，強使第一級浮空柵極的電子散失，即擦除。uEEPROMEEPROM的編程與擦除電流很小的編程與擦除電流很小, ,可用普通電源供電可用普通電源供電, ,而且擦而且擦除可按字節進行。除可按字節進行。 第一級浮空柵第一級浮空柵第二級浮空柵第二級浮空柵幾種非易失性存儲器的比較 存儲器存儲器類別類別擦除

57、方式擦除方式能否單字能否單字節修改節修改寫機制寫機制MROM只讀只讀不允許不允許否否掩膜位寫掩膜位寫PROM寫一次讀多次寫一次讀多次不允許不允許否否電信號電信號EPROM寫多次讀多次寫多次讀多次紫外線擦除，紫外線擦除，脫機改寫脫機改寫否否電信號電信號E2PROM寫多次讀多次寫多次讀多次電擦除，在線電擦除，在線改寫改寫能能電信號電信號Flash Memory寫多次讀多次寫多次讀多次電擦除，在線電擦除，在線改寫改寫否否電信號電信號 半半導導體體存存儲儲器器 只讀只讀 存儲器存儲器 ROMROM 隨機讀隨機讀寫寫 存儲器存儲器RAMRAM 掩膜掩膜ROMROM 可編程可編程ROM ROM （PROM

58、PROM ） 可擦除可擦除ROM ROM （EPPROMEPPROM ） 電擦除電擦除ROM ROM （E E2 2 PROMPROM ） 靜態靜態RAM RAM （SRAMSRAM ） 動態動態RAM RAM （DRAMDRAM ） 半導體存儲器半導體存儲器控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數據緩沖區數據緩沖區Y 控制控制128 128存儲矩陣存儲矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM (2) 2716 EPROM 的邏輯圖和引

59、腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / / 編程輸入端編程輸入端 讀出時讀出時 為為 低電平低電平(1)(1)位擴展位擴展用用1K1K4 4位的位的SRAMSRAM芯片芯片 1K1K8 8位的位的SRAMSRAM存儲器存儲器 只加大字長，而存儲器的字數與存儲器芯片只加大字長，而存儲器的字數與存儲器芯片字數一致字數一致, , 對片子沒有選片要求。對片子沒有選片要求。 五、存儲器與五、存儲器與 CPU CPU 的連接的連接 1. 1. 存儲器容量的擴展存儲器容量的擴展A15A016K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE64K1

60、位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CE16K1位位I/OWE CED7D6D5D4D3D2D1D0讀讀/寫寫片選片選位數的擴展：位數的擴展：地址線、片選線和地址線、片選線和讀寫信號線并聯，數讀寫信號線并聯，數據線單獨引出據線單獨引出(2)(2)字擴展字擴展 用用1K1K位的位的SRAMSRAM芯片芯片 2K2K8 8位的位的SRAMSRAM存儲存儲器器 分析地址：分析地址：nA A1010用于選擇芯用于選擇芯片片nA A9 9AA0 0用于選擇用于選擇芯片內的某一芯片內的某一存儲單元存儲單元(3)(3)字位擴展字位擴展n需擴展的存儲器容量為需擴展的存儲器容量為M M N N位位 , , 已有芯片已有芯片的