1、計(jì)算機(jī)組成原理天津大學(xué)第第7章章 總線總線計(jì)算機(jī)組成原理天津大學(xué) 總線是連接多個(gè)部件的信息傳輸線，是各種部件共享的傳輸介質(zhì)。總線概念與總線分類已經(jīng)在第一章中進(jìn)行了論述。從狹義的角度來(lái)說(shuō)，總線就是指連接CPU、主存、I/O各大計(jì)算機(jī)部件的系統(tǒng)總線。本章主要討論的就是這類總線。計(jì)算機(jī)組成原理天津大學(xué)7.1 總線概述7.1.1 總線的組成 連接計(jì)算機(jī)主要部件的總線稱為系統(tǒng)總線。計(jì)算機(jī)系統(tǒng)含有多種總線，他們?cè)谟?jì)算機(jī)系統(tǒng)的各個(gè)層次提供部件之間的通路。 系統(tǒng)總線通常包含50100條分立的線，由數(shù)據(jù)總線、地址總線、控制總線和電源線組成。1 數(shù)據(jù)總線：數(shù)據(jù)總線：用來(lái)傳送各功能部件之間的數(shù)據(jù)信息。2 地址總線：

2、地址總線：主要用來(lái)指出數(shù)據(jù)總線上的數(shù)據(jù)在主存單元或I/O端口的地址。3 控制總線：控制總線：用來(lái)控制對(duì)數(shù)據(jù)總線、地址總線的訪問(wèn)和使用。4 電源線與地線：電源線與地線：用來(lái)提供計(jì)算機(jī)合理、可靠地工作。電源體系的可靠與合理布局，是正常工作的先決條件，一般采用雙面復(fù)接技術(shù)。計(jì)算機(jī)組成原理天津大學(xué)控制總線中典型的控制信號(hào)包括：（1）存儲(chǔ)器寫(Memory Write)：將數(shù)據(jù)總線上的數(shù)據(jù)寫入被尋址的存儲(chǔ)單元。（2）存儲(chǔ)器讀(Memory Read)：將所尋址的存儲(chǔ)單元中的數(shù)據(jù)放到數(shù)據(jù)總線上。（3）I/O寫（I/O Write）：將數(shù)據(jù)總線上的數(shù)據(jù)輸出到被尋址的I/O端口內(nèi)。（4）I/O讀（I/O Re

3、ad）：I/O端口的數(shù)據(jù)放到數(shù)據(jù)總線上。（5）總線請(qǐng)求（Bus Request）：某個(gè)模塊需要獲得總線的控制。（6）總線允許（Bus Grant）：發(fā)出請(qǐng)求的模塊已經(jīng)被允許控制總線。（7）數(shù)據(jù)確認(rèn)（Date ACK）：數(shù)據(jù)已經(jīng)被接收，或已經(jīng)放到了總線上。（8）中斷請(qǐng)求（Interrupt Request）：某個(gè)中斷正在請(qǐng)求。（9）中斷確認(rèn)（Interrupt ACK）：確認(rèn)請(qǐng)求的中斷已經(jīng)被識(shí)別。（10）時(shí)鐘（Clock）：用于同步操作。（11）復(fù)位（Reset）：初始化所有模塊。計(jì)算機(jī)組成原理天津大學(xué)7.1.2 總線性能指標(biāo) 總線性能指標(biāo)包括：1、總線寬度：它是指數(shù)據(jù)總線的根數(shù)，用bit（位）

4、表示，如8位、16位、32位、64位（即8根、16根、32根、64根）。2、標(biāo)準(zhǔn)傳輸率：即在總線上每秒能傳輸?shù)淖畲笞止?jié)量，用MB/s（每秒多少兆字節(jié)）表示。如總線工作頻率為33MHz, 總線寬度為32位，則它最大的傳輸率為132MB/s。3、時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱同步總線，與時(shí)鐘不同步工作的總線稱異步總線。計(jì)算機(jī)組成原理天津大學(xué)4、總線復(fù)用：通常地址總線與數(shù)據(jù)總線在物理上是分開(kāi)的兩種總線，地址總線傳輸?shù)刂反a，數(shù)據(jù)總線傳輸數(shù)據(jù)信息。為了提高總線的利用率，優(yōu)化設(shè)計(jì)，將地址總線和數(shù)據(jù)總線共用一組物理線路，只是某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。這叫

5、做總線的多路復(fù)用。5、信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線三種總線數(shù)的總和。6、總線控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。7、其它指標(biāo)：如負(fù)載能力問(wèn)題。由于不同的電路對(duì)總線的負(fù)載是不同的，即使同一電路板在不同的工作頻率下，總線的負(fù)載也是不同的，因此，總線負(fù)載能力的指標(biāo)不是太嚴(yán)格的。通常用可連接擴(kuò)充電路板數(shù)來(lái)反映總線的負(fù)載能力。此外，還有如電源電壓是5V還是3V、總線能否擴(kuò)展64位寬度等等，這些指標(biāo)也十分重要計(jì)算機(jī)組成原理天津大學(xué)表7-1幾種流行的微型計(jì)算機(jī)總線性能名稱ISA(PC-AT)EISASTDVESA(VL-BUS)MCAPCI適用機(jī)型80286，386

6、，486系列機(jī)386，486，586IBM系列機(jī)Z-80，V20，V40IBM-PC系列機(jī)I486,PC-AT兼容機(jī)IBM個(gè)人機(jī)與工作站P5個(gè)人機(jī)PowerPC,Alpha工作站最大傳輸率15MB/s33MB/s2MB/s266MB/s40MB/s133MB/s總線寬度16位32位8位32位32位32位總線工作 頻率8MHz8.33MHz2MHz66MHz10MHz0-33MHz同步方式同步異步同步仲裁方式集中集中集中集中地址寬度24322032/64負(fù)載能力86無(wú)限制6無(wú)限制3信號(hào)線數(shù)143901094964位擴(kuò)展不可無(wú)規(guī)定不可可可可并發(fā)工作可可引腳使用非多路復(fù)用非多路復(fù)用非多路復(fù)用非多路復(fù)

7、用多路復(fù)用計(jì)算機(jī)組成原理天津大學(xué)7.1.3 總線標(biāo)準(zhǔn) 所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與其它模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。這個(gè)界面對(duì)它兩端的模塊都是透明的。界面的任何一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身一面接口的功能，而不必了解對(duì)方接口與總線的連接要求。 目前流行的總線標(biāo)準(zhǔn)有： 計(jì)算機(jī)組成原理天津大學(xué)1ISA (Industrial Standard Architecture)總線。它是IBM為了采用全16位的CPU而推出的，又稱AT總線，它使用的總線時(shí)鐘獨(dú)立于CPU，因此CPU可以采用比總線頻率更高的時(shí)鐘，它有利于CPU性能的提高；由于ISA總線沒(méi)有支持總線仲裁的硬件邏輯，因此它不能支持

8、多臺(tái)主設(shè)備（即不支持多臺(tái)具有申請(qǐng)總線控制權(quán)的設(shè)備）系統(tǒng)；由于ISA上的所有數(shù)據(jù)的傳送必須通過(guò)CPU或DMA（直接存儲(chǔ)器存取）接口來(lái)管理，因此使CPU花費(fèi)了大量時(shí)間來(lái)控制與外部設(shè)備交換數(shù)據(jù)。ISA總線時(shí)鐘頻率為8MHz，最大傳輸率為16MB/s，數(shù)據(jù)線為16位，地址線為24位。2EISA（Extended Industrial Standard Architecture）總線。它是一種在ISA基礎(chǔ)上擴(kuò)充開(kāi)發(fā)的總線標(biāo)準(zhǔn)，與ISA可以完全兼容。它從CPU中分離出了總線控制權(quán)，是一種具有智能化的總線，能支持多總線主控和突發(fā)方式的傳輸，提供多處理器控制功能。EISA總線的時(shí)鐘頻率為8MHz，最大傳輸率為

9、33MB/s，數(shù)據(jù)總線為32位，地址總線為32位，擴(kuò)充DMA訪問(wèn)范圍達(dá)232。但由于其結(jié)構(gòu)比較復(fù)雜，成本高，并未得到廣泛推廣。 計(jì)算機(jī)組成原理天津大學(xué)3VESA（Video Electronic standard Association）總線或稱VL-BUS總線。它是由視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）提出的局部總線標(biāo)準(zhǔn)。所謂的局部總線是指在系統(tǒng)外，為兩個(gè)以上模塊提供的高速傳輸信息通道。VESA是由CPU總線演化而來(lái)，采用CPU的時(shí)鐘頻率達(dá)33MHz, 數(shù)據(jù)總線為32位，可擴(kuò)展到64位，最大傳輸率達(dá)到132MB/s。它配有局部控制器。通過(guò)局部控制器的判斷，將高速I/O直接掛在CPU上，實(shí)現(xiàn)CPU與高速外設(shè)之間

10、的高速數(shù)據(jù)交換。但是該總線存在著規(guī)范定義不嚴(yán)格，兼容性差、總線速度受CPU速度影響等缺陷。4PCI（Peripheral Component Interconnect）總線。它是由Intel公司提供的總線標(biāo)準(zhǔn)。它與CPU時(shí)鐘頻率無(wú)關(guān)，自身采用33MHz總線時(shí)鐘，數(shù)據(jù)總線為32位，可擴(kuò)充到64位，數(shù)據(jù)傳輸率達(dá)132MB/s246MB/s。PCI比VESA規(guī)范定義嚴(yán)格，因而具有很好的兼容性，與ISA, EISA總線均可兼容，可以轉(zhuǎn)換為標(biāo)準(zhǔn)的ISA, EISA。它能支持無(wú)限讀寫突發(fā)方式，速度比直接使用CPU總線的局部總線快。它可視為CPU與外設(shè)之間的一個(gè)中間層，通過(guò)PCI橋路（PCI控制器）與CPU

11、相連。計(jì)算機(jī)組成原理天津大學(xué)5PCI Express總線。它的前身就是著名的3GIO(3rd GenerationInputOutput)，研發(fā)代號(hào)為Arapahoe。由Intel、Dell、Compaq、 IBM、Microsoft等PCI SIG（PCI Special Interest Group）聯(lián)合成立的Arapahoe Work Group共同草擬并推舉出取代PCI總線標(biāo)準(zhǔn)的新一代標(biāo)準(zhǔn)。PCI Express總線技術(shù)在當(dāng)今新一代的存儲(chǔ)系統(tǒng)已經(jīng)普遍的應(yīng)用。PCI Express總線能夠提供極高的帶寬，來(lái)滿足系統(tǒng)的需求。目前，PCI-E 3.0規(guī)范也已經(jīng)確定，其編碼數(shù)據(jù)速率，比同等情況

12、下的PCI-E 2.0規(guī)范提高了一倍，X32端口的雙向速率高達(dá)320Gbps。隨著高檔微型機(jī)的發(fā)展，并且為了與早期的微型機(jī)兼容，現(xiàn)在的微型機(jī)系統(tǒng)結(jié)構(gòu)多采用不同總線構(gòu)成的多總線結(jié)構(gòu)，即在主機(jī)板上留有不同總線的插槽。如586微機(jī)采用ISA總線（AT總線）和PCI總線。計(jì)算機(jī)組成原理天津大學(xué)7.2 總線結(jié)構(gòu)7.2.1 總線結(jié)構(gòu)的物理實(shí)現(xiàn) 從物理角度上講，系統(tǒng)總線就是一組導(dǎo)線。一般在計(jì)算機(jī)主板上是一組印刷線路。在這組導(dǎo)線上設(shè)置了一些插槽，用于插入CPU、主存條、I/O卡等插件板，這些插件板通過(guò)插槽接入總線。如圖7-1所示。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-1總線結(jié)構(gòu)的物理實(shí)現(xiàn)總線結(jié)構(gòu)的物理實(shí)現(xiàn) 計(jì)算機(jī)組成

13、原理天津大學(xué)7.2.2 多總線結(jié)構(gòu) 單總線結(jié)構(gòu)將CPU、主存及I/O設(shè)備（通過(guò)I/O接口）都掛在一組總線上，支持I/O與主存、I/O與I/O之間直接進(jìn)行信息交換。其結(jié)構(gòu)簡(jiǎn)單，便于擴(kuò)充，但因各部件共享一組總線，極易造成計(jì)算機(jī)系統(tǒng)的瓶頸現(xiàn)象，系統(tǒng)的性能就會(huì)下降。當(dāng)I/O設(shè)備量很大時(shí)，總線發(fā)出的控制信號(hào)從一端逐個(gè)傳送到第n個(gè)設(shè)備，它的傳播延遲時(shí)間也會(huì)造成計(jì)算機(jī)系統(tǒng)的工作效率嚴(yán)重的下降。為解決總線瓶頸問(wèn)題，采取了增加總線寬度和提高傳輸速率等方法進(jìn)行解決，但隨著計(jì)算機(jī)迅猛的發(fā)展，應(yīng)用范圍的擴(kuò)大，外部設(shè)備種類繁多的變化，特別是高速視頻顯示器。網(wǎng)絡(luò)輸出接口等，所需要的數(shù)據(jù)傳輸量很大，傳輸速度很高的時(shí)候，單總

14、線結(jié)構(gòu)遠(yuǎn)遠(yuǎn)滿足不了系統(tǒng)工作的需要。為此，計(jì)算機(jī)總線結(jié)構(gòu)（經(jīng)歷了雙總線結(jié)構(gòu)）發(fā)展為多總線結(jié)構(gòu)。計(jì)算機(jī)組成原理天津大學(xué) 1傳統(tǒng)總線結(jié)構(gòu) 圖7-2給出了傳統(tǒng)的總線結(jié)構(gòu)。在CPU與Cache之間設(shè)置了局部的總線。它將CPU與Cache或多個(gè)局部設(shè)備連接。Cache控制器不僅將Cache連接到局部總線上，而且還將它直接接入到系統(tǒng)總線上。這樣Cache就可通過(guò)系統(tǒng)總線與主存儲(chǔ)器直接交換信息，減少了CPU頻繁訪問(wèn)主存儲(chǔ)器。而且I/O與主存儲(chǔ)器之間的信息交換也不會(huì)影響CPU的工作。采用擴(kuò)充總線可使系統(tǒng)支持更多的I/O設(shè)備。由圖中我們看到擴(kuò)充總線的設(shè)置，將局域網(wǎng)、小型計(jì)算機(jī)接口（SCSI）、調(diào)制解調(diào)器（Mode

15、rn）和串行接口都連接起來(lái)，并且通過(guò)這些接口又可以與各類I/O設(shè)備相連，因此它可以支持相當(dāng)多的I/O設(shè)備。同時(shí)，擴(kuò)充總線又通過(guò)擴(kuò)充總線接口與系統(tǒng)總線相連。使用擴(kuò)充總線接口實(shí)現(xiàn)了兩條總線的信息傳送。這種總線結(jié)構(gòu)允許系統(tǒng)支持更廣泛的I/O設(shè)備，可提高系統(tǒng)的工作效率。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-2 傳統(tǒng)總線結(jié)構(gòu)傳統(tǒng)總線結(jié)構(gòu)計(jì)算機(jī)組成原理天津大學(xué)圖7-2中擴(kuò)充總線上的網(wǎng)絡(luò)模塊可以連接局域網(wǎng)（如以太網(wǎng)），廣域網(wǎng)（如包交換網(wǎng)）、SCSI（小型計(jì)算機(jī)系統(tǒng)接口）。串行接口可用來(lái)支持打印機(jī)或掃描儀。盡管傳統(tǒng)的總線結(jié)構(gòu)比單總線結(jié)構(gòu)的工作效率有了明顯地提高，但是在性能越來(lái)越高的I/O設(shè)備面前仍然滿足不了它們的工作

16、需要。由圖7-2我們看到無(wú)論高速還是低速外設(shè)均接到擴(kuò)充總線上，這將影響總線數(shù)據(jù)傳輸率，使系統(tǒng)性能下降。因此，工業(yè)上普遍采用的方法是建立一條高速總線，這條總線將系統(tǒng)的其它高速設(shè)備緊密地集成在一起。計(jì)算機(jī)組成原理天津大學(xué)2高性能總線結(jié)構(gòu) 圖7-3給出了高性能總線結(jié)構(gòu)的典型示例。它在原有的傳統(tǒng)總線結(jié)構(gòu)中增添了一條高速總線，在高速總線上掛接了一些高速的外部設(shè)備，如高速局域網(wǎng)（LAN）、視頻、圖形工作站、SCSI和P1394局部外設(shè)總線的接口控制器，這條高速總線專門用來(lái)支持大容量、高速度的I/O設(shè)備。掛接在高速總線上的I/O設(shè)備通過(guò)Cache控制器機(jī)構(gòu)中的高速總線橋或高速緩沖器（Cache）與系統(tǒng)總線和

17、局部總線相連，建立了它與CPU、存儲(chǔ)器之間的密切聯(lián)系，而一些較低速的設(shè)備如傳真機(jī)（FAX）、調(diào)制解調(diào)器、串行接口等仍連接在擴(kuò)充總線上，由擴(kuò)充總線和高速總線之間的接口來(lái)緩沖通信。 高性能總線結(jié)構(gòu)的優(yōu)點(diǎn)是高速總線使高速設(shè)備與CPU之間聯(lián)系更加緊密，同時(shí)又可獨(dú)立于CPU工作，使得CPU與高速設(shè)備各自的工作效率得到更大的提高，這樣CPU與高速總線之間的速度差異以及信號(hào)線定義之間的差異，均可得到很好的協(xié)調(diào)，同時(shí)CPU結(jié)構(gòu)的變化也不會(huì)影響到高速總線工作，反之亦然。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-3 高性能總線結(jié)構(gòu)高性能總線結(jié)構(gòu)計(jì)算機(jī)組成原理天津大學(xué)7.3總線控制 由于總線上連接著許許多多個(gè)部件，他們共享一根

18、總線，部件與部件之間需要交換信息，那么什么時(shí)候由哪個(gè)部件發(fā)送信息，什么時(shí)候由哪個(gè)部件接收信息；在多個(gè)部件準(zhǔn)備發(fā)送信息或多個(gè)部件請(qǐng)求發(fā)送信息的情況下，選擇那個(gè)優(yōu)先進(jìn)行發(fā)送；在發(fā)送方與接收方協(xié)調(diào)工作時(shí)采取什么方式進(jìn)行時(shí)間上的安排等等這樣一系列問(wèn)題，均需要統(tǒng)一的管理，因此就提出了總線控制的問(wèn)題。它主要包括：總線仲裁和總線通信控制。計(jì)算機(jī)組成原理天津大學(xué)7.3.1 總線仲裁 具有多個(gè)發(fā)送設(shè)備和多個(gè)接收設(shè)備共享一根總線的系統(tǒng)中，提出了更為復(fù)雜的問(wèn)題，一根總線上不允許多個(gè)發(fā)送設(shè)備同時(shí)使用總線，選擇哪個(gè)發(fā)送設(shè)備使用總線需要有一種仲裁的方法。仲裁方法大致可分為集中式仲裁方法和分散式仲裁方法兩類。集中式的方法中

19、，各個(gè)發(fā)送設(shè)備可以由一個(gè)獨(dú)立的硬件設(shè)備總線控制器來(lái)分配總線時(shí)間。總線控制器可以是獨(dú)立的模塊，也可以是CPU的一部分；分散式的方法中，沒(méi)有總線控制器，每個(gè)部件中包含訪問(wèn)控制邏輯，這些模塊共同作用分享總線，誰(shuí)先分享總線由他們自己的控制邏輯來(lái)完成。 集中式仲裁方法分為狀態(tài)查詢方式、分時(shí)訪問(wèn)方式和獨(dú)立請(qǐng)求方式。下面介紹幾種集中式仲裁方法。計(jì)算機(jī)組成原理天津大學(xué)1狀態(tài)查詢方式仲裁 圖7-4給出了一個(gè)狀態(tài)查詢方式仲裁的執(zhí)行過(guò)程，這個(gè)總線控制器（Bus Master）負(fù)責(zé)對(duì)各個(gè)發(fā)送方發(fā)布BUS GRANT（總線允許）控制信號(hào)，以表明它已經(jīng)允許使用共享的總線。在分配BUS GRANT中，總線控制器使用來(lái)自發(fā)送

20、方的狀態(tài)信息。當(dāng)它查詢到發(fā)送方有數(shù)據(jù)發(fā)送時(shí)，總線控制器將BUS GRANT置位，這個(gè)被選中的發(fā)送方可以使用系統(tǒng)總線對(duì)一個(gè)或更多的接收方發(fā)送數(shù)據(jù)，未選中的發(fā)送方必須保持在三態(tài)的高阻狀態(tài)以防干擾。當(dāng)BUS GRANT信號(hào)被撤消時(shí)，發(fā)送方必須在一個(gè)固定的時(shí)間段內(nèi)終止它的總線活動(dòng)。然后，對(duì)下一個(gè)發(fā)送方的BUS GRANT置位。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-4 采用多路發(fā)送器和一個(gè)總線控制器的系統(tǒng)采用多路發(fā)送器和一個(gè)總線控制器的系統(tǒng)計(jì)算機(jī)組成原理天津大學(xué)2分時(shí)訪問(wèn)方式仲裁 如圖7-5所示，總線控制器對(duì)各個(gè)發(fā)送方按照固定的時(shí)間間隔分配總線時(shí)間，而不考慮發(fā)送方的狀態(tài)。總線控制器給出的一個(gè)BUS GRANT的

21、持續(xù)時(shí)間對(duì)于發(fā)送方執(zhí)行一個(gè)操作來(lái)說(shuō)足夠長(zhǎng)。但是兩個(gè)連續(xù)的BUS GRANT之間并沒(méi)有明顯的時(shí)間延遲。這些條件顯然依賴于應(yīng)用環(huán)境。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-5 分時(shí)訪問(wèn)仲裁分時(shí)訪問(wèn)仲裁計(jì)算機(jī)組成原理天津大學(xué)3使用公共BUS BUSY線的分時(shí)訪問(wèn)仲裁在分時(shí)系統(tǒng)中，各種部件以固定的時(shí)間間隔對(duì)通訊信道進(jìn)行訪問(wèn)，無(wú)論有沒(méi)有信息發(fā)送或者沒(méi)有足夠的信息占滿所分配的時(shí)間槽，顯然資源沒(méi)有被有效的利用。圖7-6中，在發(fā)送方和總線控制器之間加入了一根共享的Bus Busy（總線忙）線。圖7-6 使用公共Bus Busy實(shí)現(xiàn)輪流總線分配向發(fā)送方分配總線使用權(quán)是以一種順序的方式進(jìn)行的。當(dāng)總線分配給一個(gè)發(fā)送方，而且又

22、需要發(fā)送信息時(shí)，就設(shè)置Bus Busy。如果Bus Busy在預(yù)定期間內(nèi)沒(méi)有被確認(rèn)，總線控制器就認(rèn)為該發(fā)送方不需要總線。這樣允許總線控制器以一種比分時(shí)更有效的方式使用總線。圖7-7中，總線控制器給發(fā)送方1發(fā)出一個(gè)BUS GRANT，發(fā)送方1設(shè)置它的BUS BUSY信號(hào)，并且使用總線。當(dāng)操作完成時(shí)，發(fā)送方釋放BUS BUSY，總線控制器隨后對(duì)發(fā)送方2發(fā)出一個(gè)BUS GRANT。這個(gè)發(fā)送方并不響應(yīng)，表明它并不需要總線，這個(gè)BUS BUSY 2被立即撤消，并且向發(fā)送方3發(fā)送BUS GRANT，發(fā)送方3設(shè)置的BUS BUSY，并占用總線直到結(jié)束數(shù)據(jù)傳送為止。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-6 使用公共使

23、用公共Bus Busy實(shí)現(xiàn)輪流總線分配實(shí)現(xiàn)輪流總線分配計(jì)算機(jī)組成原理天津大學(xué)圖圖7-7 使用使用Bus Busy實(shí)現(xiàn)的輪流分配仲裁時(shí)序圖實(shí)現(xiàn)的輪流分配仲裁時(shí)序圖計(jì)算機(jī)組成原理天津大學(xué)4獨(dú)立總線請(qǐng)求訪問(wèn)仲裁 采用分時(shí)訪問(wèn)技術(shù)時(shí)，由于對(duì)不需要總線的部件也要分配總線，所以損失了總線資源，更有效的方法是使用BUS REQUEST（總線請(qǐng)求），如圖7-8所示，總線控制器僅對(duì)那些有請(qǐng)求的部件分配BUS GRANT信號(hào)。這種分配方法可以根據(jù)分時(shí)規(guī)則或其它可以識(shí)別請(qǐng)求不同優(yōu)先權(quán)的規(guī)則進(jìn)行分配。 在圖7-9中，發(fā)送方1和發(fā)送方2請(qǐng)求使用總線，發(fā)送方1被允許使用總線，并保持總線請(qǐng)求直到數(shù)據(jù)傳送操作完成。當(dāng)發(fā)送方1

24、釋放總線請(qǐng)求后，發(fā)送方2被允許使用總線。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-8 多發(fā)送方環(huán)境中的獨(dú)立總線請(qǐng)求多發(fā)送方環(huán)境中的獨(dú)立總線請(qǐng)求計(jì)算機(jī)組成原理天津大學(xué)圖圖7-9 使用獨(dú)立總線請(qǐng)求的順序仲裁時(shí)序使用獨(dú)立總線請(qǐng)求的順序仲裁時(shí)序計(jì)算機(jī)組成原理天津大學(xué)5使用公共Bus Busy線的獨(dú)立總線請(qǐng)求 獨(dú)立的BUS REQUEST與共享BUS BUSY相結(jié)合的系統(tǒng)如圖7-10所示，通過(guò)監(jiān)視BUS BUSY，其效果更好，當(dāng)它確定總線可以使用時(shí)，才請(qǐng)求總線，這就增加了發(fā)送方的靈活性。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-10 采用采用BUS REQUEST和和BUS RUSY的多發(fā)送方系統(tǒng)的多發(fā)送方系統(tǒng)計(jì)算機(jī)組成原理天

25、津大學(xué)7.3.2 總線通信控制 眾多部件共享總線，在爭(zhēng)奪總線使用權(quán)時(shí)，只能按照部件的優(yōu)先等級(jí)仲裁解決；而在傳送通信時(shí)間上，只能按分時(shí)方式來(lái)解決。 總線上所連接的各類設(shè)備，按其對(duì)總線有無(wú)控制功能分，可分為主設(shè)備（或稱主模塊）和從設(shè)備（或稱從模塊）。主設(shè)備對(duì)總線有控制權(quán)，從設(shè)備只能響應(yīng)從設(shè)備發(fā)來(lái)的總線命令。總線上信息的傳送是由主設(shè)備啟動(dòng)的。計(jì)算機(jī)組成原理天津大學(xué) 總線在完成一次傳輸周期時(shí)，可分為四個(gè)階段：1申請(qǐng)分配階段：由需要用總線的主設(shè)備提出申請(qǐng)，經(jīng)總線仲裁機(jī)構(gòu)決定下一傳輸周期的總線使用權(quán)授予某一申請(qǐng)者；2尋址階段：取得了使用權(quán)的主設(shè)備通過(guò)總線發(fā)出本次打算訪問(wèn)的從設(shè)備的存儲(chǔ)地址或設(shè)備地址及有關(guān)命

26、令，啟動(dòng)參與本次傳輸?shù)膹脑O(shè)備；3數(shù)據(jù)交換階段：主設(shè)備和從設(shè)備進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)由原設(shè)備發(fā)出經(jīng)數(shù)據(jù)總線流入目的設(shè)備；4結(jié)束階段：主設(shè)備的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線使用權(quán)。 總線通信控制主要解決通信雙方如何獲知傳輸開(kāi)始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何配合。一般常用四種方式：同步通信、異步通信、半同步通信。計(jì)算機(jī)組成原理天津大學(xué)1同步通信 通信雙方由統(tǒng)一的時(shí)鐘控制數(shù)據(jù)傳送稱為同步通信。時(shí)鐘通常由CPU的總線控制部件發(fā)出，送到總線上的所有部件；也可以由每個(gè)部件各自的時(shí)序發(fā)生器發(fā)出，但必須由總線控制部件發(fā)出的時(shí)鐘信號(hào)對(duì)它們進(jìn)行同步。 圖7-11給出了同步讀操作的時(shí)序圖，CPU發(fā)出讀信號(hào)，將

27、存儲(chǔ)器地址放到地址總線上，并發(fā)出起始信號(hào)以標(biāo)志總線上地址和控制信息的出現(xiàn)。存儲(chǔ)器識(shí)別地址后，延遲一個(gè)周期將數(shù)據(jù)和確認(rèn)信號(hào)放到總線上。上述操作都是在同一時(shí)鐘控制方式下進(jìn)行的。圖中時(shí)鐘信號(hào)的每一次“1”“0”的變換稱為一個(gè)時(shí)鐘周期，也稱為總線周期。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-11 同步讀操作的時(shí)序圖同步讀操作的時(shí)序圖計(jì)算機(jī)組成原理天津大學(xué)同步通信的優(yōu)點(diǎn)是規(guī)則明確、統(tǒng)一，設(shè)備間的配合簡(jiǎn)單一致。其缺點(diǎn)是主、從設(shè)備通信時(shí)間配合屬?gòu)?qiáng)制性“同步”，必須在限定時(shí)間內(nèi)完成規(guī)定的要求。并且對(duì)所有從設(shè)備都用同一限時(shí)，這就勢(shì)必造成對(duì)各不相同速度的部件而言，必須按最慢速度部件來(lái)設(shè)計(jì)公共時(shí)鐘，嚴(yán)重影響總線的工作效率，使

28、得系統(tǒng)不能發(fā)揮高性能設(shè)備的優(yōu)勢(shì)； 同時(shí)，也給設(shè)計(jì)帶來(lái)了局限性，缺乏靈活性。同步通信一般用于總線長(zhǎng)度較短，各部件存取時(shí)間比較一致的場(chǎng)合。計(jì)算機(jī)組成原理天津大學(xué)2異步通信 異步通信克服了同步通信的缺點(diǎn)，允許各模塊速度的不一致性，給設(shè)計(jì)者充分的靈活 性和選擇余地。 它的主要特征是沒(méi)有統(tǒng)一的時(shí)鐘周期劃分，不要求所有部件嚴(yán)格使用統(tǒng)一動(dòng)作時(shí)間，而采取應(yīng)答方式又稱為握手方式，實(shí)現(xiàn)總線的時(shí)間根據(jù)需要而定。 即當(dāng)主設(shè)備發(fā)出請(qǐng)求（Request）信號(hào)時(shí)，一直等從設(shè)備反饋回來(lái)“響應(yīng)”（Acknowledge）信號(hào)后，才開(kāi)始通信。 當(dāng)然，這就要求主從模塊之間增加兩條應(yīng)答線（握手信號(hào)線Handshaking）。 異步通

29、信方式可分為不互鎖、半互鎖和全互鎖三種類型，如圖7-12所示。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-12 異步通信中請(qǐng)求與回答的互鎖異步通信中請(qǐng)求與回答的互鎖（1）不互鎖）不互鎖 （2）半互鎖）半互鎖 （3）全互鎖）全互鎖計(jì)算機(jī)組成原理天津大學(xué)（1）不互鎖方式 主設(shè)備發(fā)出請(qǐng)求信號(hào)后，不等待從設(shè)備回答信號(hào)，而是經(jīng)過(guò)一段時(shí)間，確認(rèn)從設(shè)備已經(jīng)收到請(qǐng)求信號(hào)后，便撤銷其請(qǐng)求信號(hào)； 從設(shè)備接到請(qǐng)求信號(hào)后，在條件允許時(shí)發(fā)出回答信號(hào)，并且經(jīng)過(guò)一段時(shí)間，確認(rèn)主設(shè)備已收到回答信號(hào)后，自動(dòng)撤銷回答信號(hào)。 可見(jiàn)通信雙方并無(wú)互鎖關(guān)系。（2）半互鎖方式 主設(shè)備發(fā)出請(qǐng)求信號(hào)，待接到從設(shè)備的回答信息后再撤銷其請(qǐng)求信號(hào)，存在著簡(jiǎn)單的互

30、鎖關(guān)系： 而從設(shè)備發(fā)出回答信息后， 不等待主設(shè)備回答， 在一段時(shí)間后便撤銷其回答信號(hào)，無(wú)互鎖關(guān)系。故稱半互鎖關(guān)系。（3）全互鎖方式 主設(shè)備發(fā)出請(qǐng)求信號(hào)后，待接到從設(shè)備回答后再撤銷其請(qǐng)求信號(hào)；從設(shè)備發(fā)出回答信號(hào)，待主設(shè)備獲知后，再撤銷其回答信號(hào)。故稱全互鎖方式。計(jì)算機(jī)組成原理天津大學(xué) 圖7-13給出了異步讀操作的時(shí)序圖。CPU將地址和讀信號(hào)放到總線上等到這些信號(hào)穩(wěn)定后，主設(shè)備發(fā)出MSYN（master sync 主同步）信號(hào)，表示有效地址和控制信號(hào)的出現(xiàn)。作為從設(shè)備存儲(chǔ)器模塊給出數(shù)據(jù)，并發(fā)出SSYN（slave sync從同步）信號(hào)加以響應(yīng)。一旦主設(shè)備從數(shù)據(jù)總線上讀到這個(gè)數(shù)據(jù)，它就撤掉MAYN信

31、號(hào)。隨后存儲(chǔ)器模塊也將數(shù)據(jù)和SSYN信號(hào)落下。最后，一旦主設(shè)備發(fā)現(xiàn)SSYN信號(hào)被撤銷，這個(gè)主設(shè)備就將讀信號(hào)與地址信號(hào)撤銷，完成通信操作。這是一個(gè)典型的全互鎖的異步通信的時(shí)序。計(jì)算機(jī)組成原理天津大學(xué)圖圖7-13 異步讀操作的時(shí)序圖異步讀操作的時(shí)序圖計(jì)算機(jī)組成原理天津大學(xué)3半同步通信半同步通信結(jié)合了同步通信與異步通信的優(yōu)點(diǎn)，既保留了同步通信的基本特點(diǎn)，如所有的地址、命令、數(shù)據(jù)信號(hào)的發(fā)出時(shí)間，都嚴(yán)格參照系統(tǒng)時(shí)鐘的某個(gè)前沿開(kāi)始，而接收方都采用系統(tǒng)時(shí)鐘后沿時(shí)刻來(lái)進(jìn)行判斷識(shí)別。同時(shí)又像異步通信那樣，允許不同速度的設(shè)備和諧地工作。為此增設(shè)了一條“等待”（WAIT）響應(yīng)信號(hào)線。以讀命令為例，在同步通信中，主設(shè)

32、備發(fā)出地址和讀命令，從設(shè)備因工作速度較慢暫時(shí)沒(méi)有數(shù)據(jù)提供，它將“WAIT”信號(hào)放在總線上通知主設(shè)備進(jìn)入等待狀態(tài)，主設(shè)備測(cè)得“WAIT”信號(hào)后，不立即從數(shù)據(jù)線上取數(shù)，直到主設(shè)備測(cè)得“WAIT”信號(hào)無(wú)效時(shí)，它將在“WAIT”撤銷后的第一個(gè)時(shí)鐘周期內(nèi)從數(shù)據(jù)線上取數(shù)。半同步通信適用于系統(tǒng)工作速度不高、但又包含了許多工作速度差異較大的各類設(shè)備的簡(jiǎn)單系統(tǒng)。半同步通信控制方式比異步通信簡(jiǎn)單，在全系統(tǒng)內(nèi)各模塊又在統(tǒng)一的系統(tǒng)時(shí)鐘控制下同步工作，可靠性較高，同步結(jié)構(gòu)較方便。其缺點(diǎn)是對(duì)系統(tǒng)時(shí)鐘頻率不能要求太高，故從整體上來(lái)看，系統(tǒng)工作的速度還是不很高。計(jì)算機(jī)組成原理天津大學(xué)7.4 實(shí)用總線標(biāo)準(zhǔn) 7.4.1 PCI總

33、線 PCI（Peripheral Component Interface）總線標(biāo)準(zhǔn)，是Intel公司于1991年提出的一種高帶寬、獨(dú)立于CPU的先進(jìn)局部總線。它能夠與ISA、EISA和MCA總線完全兼容。目前的PCI標(biāo)準(zhǔn)允許在33MHz的頻率下使用多達(dá)64根數(shù)據(jù)線。計(jì)算機(jī)組成原理天津大學(xué) PCI總線的集中體現(xiàn)以下幾個(gè)方面：1. 具有較高的傳輸能力。在PCI總線的時(shí)鐘頻率為33MHz，最大的傳輸率132MB/s（32位數(shù)據(jù)）和264 MB/s（64位數(shù)據(jù)）。2同步操作。同步操作功能是PCI的獨(dú)創(chuàng)特色，可確保CPU無(wú)需等待總線完成任務(wù)，而與總線同步并行操作，大大提高了系統(tǒng)的并行度。3采用多路復(fù)用技

34、術(shù)。在PCI總線中地址總線和數(shù)據(jù)總線共用了一條物理線路。線路上的傳輸信號(hào)（地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)）通過(guò)嚴(yán)格的時(shí)序來(lái)區(qū)分，從而提高了總線性能，優(yōu)化了設(shè)計(jì)，同時(shí)要求PCI部件的地址和數(shù)據(jù)總線共用管腳，較少了部件管腳數(shù)量，降低部件成本。計(jì)算機(jī)組成原理天津大學(xué)4良好的兼容性。PCI總線和CPU型號(hào)及時(shí)鐘頻率無(wú)關(guān)。從而PCI總線則獨(dú)立于CPU結(jié)構(gòu)，它引入中間緩沖器，將CPU子系統(tǒng)與外設(shè)分開(kāi)，支持現(xiàn)在及將來(lái)的各種CPU類型。PCI支持廣泛的基于微處理器的配置，包括單個(gè)或多個(gè)處理器的系統(tǒng)。相應(yīng)地，它提供了一組通用地功能。并且使用同步時(shí)序以及集中式仲裁機(jī)制。5靈活的擴(kuò)展性。凡符合PCI規(guī)范的擴(kuò)展卡，插入

35、PCI系統(tǒng)均能實(shí)現(xiàn)自動(dòng)配置并可靠地工作，為用戶提供了真正的即插即用（Plug And Plug）功能。此外，它支持把其他總線接到PCI總線上，有利于系統(tǒng)的擴(kuò)充。計(jì)算機(jī)組成原理天津大學(xué)7.4.2 PCI Express總線 PCI總線技術(shù)自20世紀(jì)90年代初期開(kāi)始應(yīng)用，其間沒(méi)有根本性的發(fā)展，而處理器卻在每個(gè)摩爾周期中，性能就提高一倍。技術(shù)發(fā)展上的不同步，使PCI總線逐漸成為整個(gè)系統(tǒng)的瓶頸。雖然PCI總線技術(shù)至今仍是主流，但就其本質(zhì)而言，它早已不能適應(yīng)了。隨著RAID陣列、千兆位以太網(wǎng)和其他高帶寬設(shè)備在消費(fèi)級(jí)系統(tǒng)上的出現(xiàn)，PCI的帶寬明顯不能滿足這些應(yīng)用的需要，于是就出現(xiàn)了PCI Express總線。 PC