1、第一章數(shù)制與碼制第二章邏輯代數(shù)基礎(chǔ)一、本章知識點1 .數(shù)制及不同數(shù)制間的轉(zhuǎn)換熟練掌握各種不同數(shù)制之間的互相轉(zhuǎn)換。2 .碼制定義、碼的表示方法BCD碼的定義，常用BCD碼特點及表示十進制數(shù)的方法。3 .原碼、反碼、補碼的表示方法正數(shù)及負數(shù)的原碼、反碼、補碼。4 .邏輯代數(shù)的基本公式與常用公式掌握邏輯代數(shù)的基本公式與常用公式。5 .邏輯代數(shù)的三個基本定理定義，應(yīng)用6 .邏輯函數(shù)的表示方法及相互轉(zhuǎn)換7 .邏輯函數(shù)最小項之與的標準形式8 .邏輯函數(shù)的化簡公式法化簡邏輯函數(shù)卡諾圖法化簡邏輯函數(shù)的基本原理及化簡方法二、例題（一）概念題1.數(shù)字信號就是指在與數(shù)量上都就是離散的信號。2.BCD碼就是指用二進制

2、數(shù)碼表示一位十進制數(shù)。3 .一個三位十進制數(shù)的余3BCD碼就是100100111010則與它相應(yīng)的8421BCD碼就是04 .邏輯函數(shù)YABAb表達的邏輯符號為。5 .如果兩個表達式相等，那么它們的對偶式也。6 .常用的邏輯函數(shù)的表示方法有及函數(shù)式、邏輯圖、卡諾圖等。7 .最簡與或表達式的條件，不僅要求其中白乘積項最少，而且要求。8 .利用卡諾圖化簡邏輯函數(shù)的基本原理就就是9 .邏輯代數(shù)中邏輯變量的取值只有0與1兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的（二）數(shù)制轉(zhuǎn)換1、(46、125)10=()2 =()8=()162、(13、A) 16=()2=()103、(10011、1)2=(

3、)8=()10（三）寫出下列數(shù)的八位二進制數(shù)的原碼、反碼、補碼原碼，就就是用最高位表示數(shù)符（0表示正數(shù)、1表示負數(shù)）。正數(shù)，原碼=反碼二補碼;負數(shù),反碼:除符號位以外，對原碼逐位取反；補碼:反碼+11、(-35)10=(）原碼=（）反碼=（）補碼2、(+35)10 =(）原碼=（）反碼=（3、(-110101)2 =(）原碼=（）反碼=（）補碼4、(+110101)2=(）原碼=（）反碼=（5、(-17)8=(）原碼=（）反碼=（）補碼（四）將下列三位BCD碼轉(zhuǎn)換為十進制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對應(yīng)的十進制數(shù)。1. (10110010110” 碼=()102. (10110010

4、1108421 碼=()10（五）分別求下列函數(shù)的對偶式Y(jié)'與反函數(shù)Y1、 Y(AB)CD2、 YABCAD（六）求下列函數(shù)的與非-與非式1、YABAB（七）將下列函數(shù)展成最小項之與的標準形式1、 Y=ABBC2、 YSRQ（八）用公式法化簡下列函數(shù)1、Y(A,B,C)ACABCBCABC2、YABACBCCDD（九）用卡諾圖化簡下列邏輯函數(shù)1、Y(A,B,C,D)m(2,4,5,6,10,11,12,13,14,15)2、Y(A,B,C,D)m(2,4,6,7,12,15)d(0,1,3,8,9,11)3、Y（A,B,C,D）約束條件：ABm(0,1,2,5,7,8,9)AC 0第三

5、章門電路一、本章重點1.各類門電路的符號及功能；2.TTL電路的外特性及其應(yīng)用3.CMOS電路的外特性及其應(yīng)用二、本章知識點（一）基本概念1、熟記各種功能門電路的邏輯符號。2、熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉(zhuǎn)折電壓值）。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5、正確理解門電路多余輸入端的處理方法（應(yīng)該接什么邏輯電平）。6、熟練掌握TTL門電路輸入端的負載特性，開門電阻值、關(guān)門電阻值，會判斷輸入端在接不同負載電阻時所對應(yīng)的相應(yīng)邏輯值。7、熟練掌握TTL門電路的輸入端電壓電流關(guān)系特性（在輸入高、低電平時相應(yīng)的電流方向及大?。?。8、熟

6、練掌握TTL門電路的輸出端電壓電流關(guān)系特性（在輸出高、低電平時相應(yīng)的電流方向及大?。?、會判斷負邏輯的門電路轉(zhuǎn)換成正邏輯時門電路新的邏輯功能。10、會比較TTL電路系列產(chǎn)品（74、74T74S、74LS）的性能（工作速度、功耗）。11、熟記集電極開路門、三態(tài)門、CMOSI輸門的功能及邏輯符號。12、正確理解集電極開路的門電路（OC門）使用時時需要外接電源與限流電阻，輸出端能并聯(lián)使用實現(xiàn)“線與”的工作特點。13、會根據(jù)使能端邏輯值判斷三態(tài)門的工作狀態(tài)，會根據(jù)控制端邏輯值判斷CMOSI輸門的工作狀態(tài)。14、正確理解CMO淺輸門輸入、輸出端可以互換使用、實現(xiàn)數(shù)據(jù)雙向傳輸?shù)奶攸c;CMOS專輸門又稱為

7、電子模擬開關(guān)，可用來傳輸連續(xù)變化的模擬電壓信號，正確理解其電路的基本組成。（二）簡要分析熟練掌握各種功能門電路的邏輯功能。熟練掌握TTL門電路輸入端的負載特性、輸入/輸出端的電壓電流關(guān)系特性，會判斷各種情況下輸入端的邏輯值。熟練掌握集電極開路門的線與結(jié)構(gòu)、三態(tài)門工作狀態(tài)的判斷、CMOS傳輸門工作狀態(tài)的判斷。在掌握以上知識點的前提下，具備以下分析能力：1、根據(jù)各種門電路的給定接法，寫出相應(yīng)的輸出邏輯表達式。2、根據(jù)各種門電路的給定接法，求出相應(yīng)的輸出邏輯值。3、根據(jù)各種門電路的給定接法、及輸入波形，畫出相應(yīng)的輸出波形。4、分析給定的各種門電路的接法，指出電路中存在的問題并改正。三、例題（一）概念

8、題1 .若以輸出的高電平表示邏輯1,以低電平表示邏輯0,則稱這種表示方法為邏輯。2 .TTL與非門多余輸入端應(yīng)該接。3 .TTL或非門多余的輸入端應(yīng)該接。4 .對于TTL門電路，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍稱之為。5 .利用三態(tài)門電路可以實現(xiàn)數(shù)據(jù)的傳輸。6 .集電極開路的門電路（OC門）能實現(xiàn)“線與”，但這種門電路工作時需要外接才能正常工作。7 .在各種TTL門電路中，可以將輸出端并聯(lián)使用的就是門。8 .TTL電路的74、74H、74S、74LS幾個系列產(chǎn)品中,系列產(chǎn)品工作速度快功耗小。9 .工廠在組裝與調(diào)試由CMOS器件構(gòu)成的電路時，把電烙鐵接地的目的就是O1

9、0 .CMOS傳輸門屬于雙向器件，所以它的可以互易使用。11 .電子模擬開關(guān)用來傳輸連續(xù)變化的模擬電壓信號，它的基本電路就是由組成的。（二）指出下圖中由TTL門電路組成的邏輯電路的輸出就是什么（高電平、低電平、?怡Vcc5. IkQ 一-Y1-七（三）下圖電路均由TTL門組成,Ro=2K,Rof=0、7K,試分別寫出輸出函數(shù)的表達式。5.1KT（四）已知圖示TTL門電路的輸入端波形，試分別畫出Y1、Y2、Y&Y4的輸出波形。（五）已知CMO迪輯電路如圖所示，試寫出輸出邏輯函數(shù)Y1、Y2的表達式(六)TTL門電路如圖所示。(1)圖中多余輸入端B應(yīng)接。(2)為使圖中電路Fi=f(A,C)正

10、常工作,該電路就是否還有錯誤？為什么？如有錯誤，請改正。在上述(1)、(2)問題解決后：(3)如A=1、C=0,1門輸出Y,F1=；如A=1、c=i,i門輸出丫，f1=；(七)已知邏輯電路如圖所示，試分別寫出Y1、Y2、Y&Y4的輸出邏輯值。VccR第四章組合邏輯電路一、本章知識點（一）概念1、組合電路：電路在任一時刻輸出僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關(guān)。電路結(jié)構(gòu)特點：只有門電路，不含存儲（記憶）單元。2、編碼器的邏輯功能：把輸入的每一個高、低電平信號編成一個對應(yīng)的二進制代碼。優(yōu)先編碼器：幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。3、譯碼器的邏輯功能：輸入二

11、進制代碼，輸出高、低電平信號。顯示譯碼器：半導體數(shù)碼管（LED數(shù)碼管）、液晶顯示器（LCD）4、數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個輸出的電路，也稱為多路開關(guān)。5、加法器半加器:不考慮來自低位的進位的兩個1位二進制數(shù)相加的電路。全加器:帶低位進位的兩個1位二進制數(shù)相加的電路。超前進位加法器與串行進位加法器相比雖然電路比較復雜，但其速度快。6、數(shù)值比較器：比較兩個數(shù)字大小的各種邏輯電路。7、組合邏輯電路中的競爭一冒險現(xiàn)象競爭:門電路兩個輸入信號同時向相反跳變（一個從1變0,另一個從0變1）的現(xiàn)象。競爭-冒險:由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。消除競爭一冒險現(xiàn)象的方法：接入濾波電容、

12、引入選通脈沖、修改邏輯設(shè)計（二）組合邏輯電路的分析方法分析步驟:1、由圖寫出邏輯函數(shù)式,并作適當化簡;注意:寫邏輯函數(shù)式時從輸入到輸出逐級寫出。2、由函數(shù)式列出真值表;3、根據(jù)真值表說明電路功能。(三)組合邏輯電路的設(shè)計方法設(shè)計步驟:1、邏輯抽象:設(shè)計要求文字描述的具有一定因果關(guān)系的事件。邏輯要求-真值表(1)設(shè)定變量-根據(jù)因果關(guān)系確定輸入、輸出變量;(2)狀態(tài)賦值:定義邏輯狀態(tài)的含意輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表2、由真值表寫出邏輯函數(shù)式真值表-函數(shù)式，有時可省略。3、選定器件的類型可選用小規(guī)模門電路,中規(guī)模常用組合邏輯器件或可編程邏輯器件。4、函數(shù)化簡或變換

13、式(1)用門電路進行設(shè)計:從真值表卡諾圖/公式法化簡。(2)用中規(guī)模常用組合電路設(shè)計:把函數(shù)式變換為與所用器件函數(shù)式相似的形式。(3)使用存儲器、可編程邏輯器件設(shè)計組合電路5、畫出邏輯圖原理性設(shè)計(邏輯設(shè)計)完成。(四)常用組合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器(五)用常用中規(guī)模集成組合邏輯器件計組合電路1、用譯碼器器設(shè)計組合電路方法:(1)選擇集成二進制譯碼器;(2)寫函數(shù)的標準與非-與非式；(3)確認變量與輸入關(guān)系；(4)畫連線圖。2、用數(shù)據(jù)選擇器設(shè)計組合電路方法：(1)寫出函數(shù)的標準與或式與數(shù)據(jù)選擇器表達式；(2)對照比較確定輸入變量與地址碼的對應(yīng)關(guān)系；輸入變量

14、可能就是變量(原變量或反變量)，也可能就是常量(0或1)。(3)畫連線圖。3、用加法器設(shè)計組合電路-用在加(減)某一常數(shù)的場合二、例題(一)概念題1 .超前進位加法器與串行進位加法器相比雖然電路復雜，但其特點就是2 .組合邏輯電路在結(jié)構(gòu)上的共同特點就是o3 .編碼器的邏輯功能就就是把輸入的信號編成一個對應(yīng)的代碼。4 .組合邏輯電路在邏輯功能上的共同特點就是任意時刻的輸出僅取決于該時刻的輸入，與無關(guān)。5 .優(yōu)先編碼器，當同時有幾個輸入信號時，只對其中進行編碼。6 .全加器就就是能實現(xiàn)電路。7 .消除競爭一冒險現(xiàn)象的方法除采用接入濾波電容、引入選通脈沖外，還可以采用方法。8 .當二個多位數(shù)相加時，

15、必須采用電路。9 .編碼器、譯碼器、數(shù)據(jù)選擇器這三種器件中，可用來設(shè)計組合邏輯電路的器件就是。10 .LED顯示器就是指顯示器。，試分析其邏輯功能sA2AiAo0XXX高阻1000Doi001Di1010立1011L311001)4Tr01D3110氏1111D?-DOD1氏 samDSSA5（四）由3線-8線譯碼74LS138（輸出低電平有效）與4選1數(shù)據(jù)選擇器（74LS153期成如圖所示的電路，B1、B2與C1、C2為二組二進制數(shù)試列出真值表，并說明功能。、, A JT1 Ao 一,、丫D , 一 , Do ，（五）設(shè)計一盒如度通信號1 5工作狀態(tài)的邏輯電品只有一個亮B2兩©視為

16、故丫274LS138Y3口53Jo正常情況下，紅、黃、綠燈，提瞿有關(guān)人員修理。要求:（1）用門電路實現(xiàn)（2）燈1圖線譯畫 過現(xiàn)Hs2丫5邛4選1能據(jù)選擇器實現(xiàn)S1§2 +丫 7A1 Ao SI Y101 I1nC2 C 1ijJJ44J44.44X100 1 0110111111Q0 1 1t 1131111110 11 0 0r 1 1 1 1 0 1 11101 0 111111011101 1 011111101110 n1 1 1r 1 1111 1 1 0）2D3S3丫674LS132（六）分別用74LS153（4選1數(shù)據(jù)選擇器）與74LS152（8選1）實現(xiàn)函數(shù)F=AB+

17、BC+AC。（七）設(shè)計一組合電路，要求當輸入的8421BCD碼DCBA的數(shù)值能被3整除時（0作為能被整除處理）輸出為1,否則為0。（1）用與非門實現(xiàn)上述電路（2）用8選1數(shù)據(jù)選擇器實現(xiàn)上述電路（可附加必要的門）ID0IDIEID3NID5IDSS（八）試用一片4選1數(shù)據(jù)選擇器，構(gòu)成一位全減器。（全減器的被減數(shù)為Ai,減數(shù)為Bi,低位來的借位為Bi-i,輸出差為Fi,向高位的借位為Bi）第五章觸發(fā)器一、本章知識點1、掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯功能最強）2、掌握觸發(fā)器的特性方程3、觸發(fā)器的相互轉(zhuǎn)換方法（JK、D轉(zhuǎn)換成其它類型觸發(fā)器）4、掌握JK、D觸發(fā)器的動作特點（主從、邊沿、維持阻

18、塞觸發(fā)器）5、掌握由JK、D觸發(fā)器等構(gòu)成的電路分析及工作波形繪制二、例題（一）概念題1 .觸發(fā)器按邏輯功能的不同可分為觸發(fā)器等幾種類型。2 .若將D觸發(fā)器的輸入端D與輸出端Q相連，則此觸發(fā)器具有觸發(fā)器的邏輯功能。3 .JK、RS、T三種類型觸發(fā)器中，觸發(fā)器邏輯功能最強。4 .D觸發(fā)器的特征方程為。5 .要把JK觸發(fā)器轉(zhuǎn)換成T'觸發(fā)器，只要將J與K分別與相連接6 .T觸發(fā)器的特性方程為。7 .根據(jù)存儲數(shù)據(jù)的原理不同，觸發(fā)器可分成、等兩大類。8 .RS觸發(fā)器的特征方程為。（二）分析題:1、JK觸發(fā)器的觸發(fā)信號與輸入信號如圖所示。試畫出Qi端的輸出波形。（所有觸發(fā)器的初態(tài)為0）Qi CP瓦.

19、BJUUUUUUWUUUUUUUI IlliQ-2、用主從的D觸發(fā)器與邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號與輸入信號試畫出Qi、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）CP試畫出輸出Y與3、維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號Qi、Q2的波形。（所有觸發(fā)器的初態(tài)為0）4、在下圖所示電路中，已知輸入信號與觸發(fā)信號，試畫出輸出端Y的波形。（所有觸發(fā)器的初態(tài)為0）LCT5、維持阻塞D觸發(fā)器組成的電路如圖所示。已知輸入信號Vi,試畫出輸出Vo的 波形。（觸發(fā)器的初態(tài)為0）Vc6、已知觸發(fā)信號與輸入信號，試畫出Q端的輸出波形。（觸發(fā)器的初態(tài)為0）7、邊沿觸發(fā)的JK觸發(fā)器組成的

20、電路如圖所示。試畫出輸出Yi、Y2的波形。（觸發(fā)器的初態(tài)為0）8、JK觸發(fā)器的觸發(fā)信號與輸入信號如圖所示。試畫出Qi端的輸出波形。（所有觸發(fā)器的初態(tài)為0）Qi9、用維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號，試畫出Qi、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）10、JK觸發(fā)器的輸入電壓波形如圖所示。試畫出輸出Q的波形（觸發(fā)器的初態(tài)為0）。11、維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號與輸入信號，試畫出輸出Y與Qi、Q2的波形。（所有觸發(fā)器的初態(tài)為0）AQiQeY第六章時序邏輯電路一、本章知識點1、時序邏輯電路通常由組合電路與存儲電路兩部分組成，而存儲電路就是必不可少的。2、時序邏

21、輯電路邏輯功能特點：任一時刻的輸出信號不僅取決于當時的輸入信號，且取決于電路原來的狀態(tài)。3、米利、穆爾型(MealyMoore)時序邏輯電路的概念。4、熟練掌握根據(jù)單片集成計數(shù)器的功能表構(gòu)成N進制計數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)5、熟練掌握用JK、D觸發(fā)器構(gòu)成的同步時序邏輯電路的分析方法6、熟練掌握用JK、D觸發(fā)器設(shè)計同步計數(shù)器的方法二、練習題舉例(一)概念題1 .一個具體的時序電路，不論其結(jié)構(gòu)形式如何，其中電路就是必不可少的2 .為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值,定要使電路的靜態(tài)工作點位

22、于反相器傳輸特性的區(qū)3 .在米利(MENLY)型電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且取決4 .某一多諧振蕩器輸出信號的頻率為1MHZ,其占空比為，則此信號一周期中高5電平的寬度就是So5 .根據(jù)輸出信號的特點，將時序電路劃分為二種類型（二）分析題:1、分析圖示的時序電路，寫出驅(qū)動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖檢查電路能否自啟動，說明電路的功能。2.分析圖示的時序電路，寫出驅(qū)動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖檢查電路能否自啟動，說明電路的功能。3 .分析圖示的時序電路，寫出驅(qū)動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖檢查電路能否自啟動，說明電路的功能。4 .分析

23、圖示的時序電路，寫出驅(qū)動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖檢查電路能否自啟動，說明電路的功能。5、分別用置數(shù)法與置0法將十進制計數(shù)器74LS160接成九進制計數(shù)器CP部LDEPET工作狀態(tài)X0XXX置 0J11XXX 散I1111計 數(shù)741 6。功下自表6、由4位同步二進制計數(shù)器74LS162組成的可變進制計數(shù)器如圖所示。試分析當控制變量A為1與0時電路各為幾進制計數(shù)器，并畫出狀態(tài)轉(zhuǎn)換圖CPRrLDEP ET工作狀態(tài)J0XX XS oJ10X X置 數(shù)J111 1計 款74162功建表7.由4位同步二進制計數(shù)器74LS161與4位二進制數(shù)字比較器74LS85組成的計數(shù)器如圖所示。試分

24、析這就是一個模幾的計數(shù)器，并畫出狀態(tài)轉(zhuǎn)換圖。8、用JK觸發(fā)器按8421碼設(shè)計一個同步六進制加法計數(shù)器，以000為起始狀態(tài)編碼。（思考:按8421碼設(shè)計一個同步六進制減法計數(shù)器，或設(shè)計一個同步循環(huán)碼八進制計數(shù)器，其狀態(tài)S、Si、&、&、&、&、S、S7的編碼分別為000、001、011、010、110、111、101、1000）（可參考P277例5、4、1）第七章脈沖波形的產(chǎn)生與整形、本章知識點1、用CMOS門構(gòu)成的施密特電路的分析與計算2、微分型與積分型二種單穩(wěn)態(tài)電路的比較，前者波形好但抗干擾差，后者波形差但抗干擾好。3、晶體振蕩器的振蕩頻率等于晶體的固有頻率。

25、4、占空比的定義。5、用施密特電路構(gòu)成的多諧振蕩器的分析。6、555定時器構(gòu)成的施密特電路的分析與計算。7、555定時器構(gòu)成的單穩(wěn)態(tài)電路的分析與計算。8、555定時器構(gòu)成的多諧振蕩器的分析與計算。二、例題(一)概念題1 .在脈沖產(chǎn)生與變換電路中，沒有穩(wěn)態(tài)的電路就是，有一個穩(wěn)態(tài)的電路就是，有二個穩(wěn)態(tài)的電路就是，工作過程中不需要外觸發(fā)信號的電路就是。2 .石英晶體多諧振蕩器的振蕩頻率取決于。3 .單穩(wěn)態(tài)輸出的脈沖寬度僅取決于。4 .施密特觸發(fā)器能將邊沿變化緩慢的信號波形整形為o5 .在微分型與積分型這二種類型的單穩(wěn)態(tài)觸發(fā)器中,單穩(wěn)態(tài)觸發(fā)器抗干擾能力較強。6 .某多諧振蕩器輸出信號頻率為1KHZ,已

26、知q=0、4,輸出信號低電平的寬度為ms。(二)分析題1 .圖示施密特電路中，已知Ri=10K,R2=20K,G1與G2就是CMOS反相器,Vdd=10V。求:(1)Vt+、Vt-及AVt(2)畫出V0波形2 .下圖就是延遲報警器。當開關(guān)S斷開后，經(jīng)一定的延遲時間后揚聲器發(fā)聲。試求延遲時間的具體數(shù)值與揚聲器發(fā)出聲音的頻率。圖中G1就是CMOS反相器，輸出的高、低電平分別為12V與0V。GiLULLTU.U1UTUUlUt1U.UlLLb3 .圖示電路中RdCd<<RiC,twi=1、2s;試求：(1)對應(yīng)Vi畫出圖中V2、V6、V3的波形，(2)LED亮多長時間后自動熄滅，如果Rd

27、Cd<<5RiC,tw>RdCd,試對應(yīng)Vi畫出V3的波形。4.二片555構(gòu)成圖示電路。試問：(1)在圖示元件參數(shù)下，估算Voi、V02端的振蕩周期T各為多少?(2)定性畫出Voi、V02的波形，說明電路具備何種功能？5.分析圖示電路，若要求開關(guān)S接通并立即斷開后，揚聲器能以1、2KHz的頻率持續(xù)響10s試簡述電路工作原理，并確定圖中Ri、R2的阻值。5V20K1第八章半導體存儲器、本章知識點1、存儲器的分類及每種類型的特點f掩卞HROM:信息出廠時已固化在里面，用戶無法更改。RROMPROM：信息由用戶寫入只能寫一次，不能改寫。EEPROM：信息由用戶寫入，可用光擦除后重寫

28、。存儲器JE午ROM:信息由用戶寫入，可用電擦除后重寫。ramLisjRshMi(emoryt蠲雷2prom，不需刷新。DRAM：1利用MOS管柵電容存儲信息，需要刷新。2、掌握存儲器電路的結(jié)構(gòu)框圖，對框內(nèi)具體情況有一個大概的了解3、了解存儲器相關(guān)名詞術(shù)語，如地址數(shù)、字數(shù)、字長、數(shù)據(jù)線及容量等4、掌握存儲器容量擴展方法。5、掌握用ROM構(gòu)成組合邏輯函數(shù)的方法及ROM構(gòu)成的組合電路的分析。二、例題一、(概念題)1、已知某存儲器標有1KX4字樣,回答下列問題：(1)該存儲器有幾條地址線？(2)該存儲器能存儲多少個字？(3)每個字長就是幾位？(4)該存儲器有幾條數(shù)據(jù)線？(5)該存儲器的容量就是多少位

29、？2、ROM由哪幾部分組成？各部分的作用就是什么？3、在PROM、EPROM、E2PROM及FlashMemory四種存儲器中，可用光改寫的就是哪種？4、哪些類型的ROM可用來設(shè)計組合電路？組合電路的輸入變量及輸出變量如何安排？5、根據(jù)存儲數(shù)據(jù)原理的不同，RAM可分為哪幾種？它們存儲數(shù)據(jù)的原理分別就是什么？6 .動態(tài)觸發(fā)器存儲數(shù)據(jù)的原理就是什么？7 .掩卞HROM、PROM、EPROM、E2PROM、FlashMemory這五種只讀存儲器中哪些可用電信號擦除？(二)分析題1 .試用4片2114與譯碼器組成4KX4的RAM,其中2114就是1KX4的RAM。2 .圖示電路就是用ROM組成的邏輯電

30、路，分析其功能。用來產(chǎn)生下列一組邏輯函數(shù)3 .用ROM設(shè)計一個組合邏輯電路Y 1ABCBCDABDACDY 2ABCBCDABDACDY 3ABCDY 4ABCD4.試用ROM設(shè)計一個1位全加器電路。(1)列出全加器的真值表。(2)分別寫出“與”及“進位”的最小項之與的表達式。(3)畫出ROM的點陣圖。第九章可編程邏輯器件、本章知識點PLD,PAL,GAL,FPGA,CPLD(P445下)的中文含義就是什么。PAL編程的組合電路、時序電路分析用PAL設(shè)計組合電路、時序電路1.分析下圖由PAL構(gòu)成的組合邏輯電路，輸入A1,A0;B1,B0;輸出丫3,Y2,Y1,Y0;試分析電路，畫出真值表，總結(jié)電路功能。2.圖示PAL編程電路，試分別分析Ii=1及l(fā)i=0時電路的功能。二二二二.用圖示PAL設(shè)計下列邏輯函數(shù)。Q31QQ2Q1Q0Q3Q2Qg1Q2Q1Q0Q3Q1Q0Q2Q：1QQ2Q?QQ0Q1QOQ01Q0CQ3Q2，""：，：一y：i第十章數(shù)-模與模-數(shù)轉(zhuǎn)換、本章知識點權(quán)電阻、倒T形D/