1、2013年數字電路復習題一、填空題1、有一數碼10010011,作為自然二進制數時，它相當于十進制數 作為8421BC則時，它相當于十進制數 。2、(10110101)2 = () 10= () 163、 二態門的輸出端有 、 和 二種狀態4、(101011.1101) 2= ( 53.64) 8=2B.D 116=43.8125)10。5、將2004個“1”異或起來得到的結果是 0 oBA(C D) (A B)C D6、已知某函數f =B+a+cDab +cD,該函數的反函數F =o 7、74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為:？可二丁 二110 時，輸出二字.呂二

2、:告一應為。8、兩片中規模集成電路10進制計數器串聯后，最大計數容量為100制。9、某計數器的輸出波形如下圖所示，該計數器是六 進制計數器。10、驅動共陽極七段數碼管的譯碼器的輸出電平為彳氐有效。11、將一個包含有32768個基本存儲單元的存儲電路設計 16位為一個字節的ROM i% ROMt15根地址線,有 16根數據讀出線。12、為構成4096X 8的RAM ,需要 4 片1024X 8的RAM ,擴展方式為字擴 展時，需要增加 2 根地址線。13、在決定一事件結果的所有條件中只要有一個或一個以上滿足時結果就發生，9、這種條件和結果的邏輯關系是或邏輯。14、由與非門構成的基本RS觸發器中，

3、當Rd =0, Sd =1時，其輸出狀態為 015、當七段數碼顯示器各發光二極管的公共端接正電源Vcc時，這種接法稱為共極接法。此時，若要顯示5字,則字中，各段驅動電平如下:為高電平,為低電平16、由555定時器構成的三種電路中， 和單穩態觸發器是脈 沖的整形電路。17、74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為a2AA0=110時，輸出 Y7Y6Y5Y4Y3Y2YY）應為。18. 按照電路結構和工作特點不同，觸發器有 基本觸發器_、同步觸發器_、_邊沿觸發器之分。19、由D觸發器組成的四位數碼寄存器，清零后，輸出端 Q3Q2Q1 Q0= 0000若輸入端D3D2D1Do

4、=1001,當CP有效沿出現時，輸出端 Q3Q2Q1 Q0= 100120、JK觸發器的特征方程是, D觸發器的特征方程是21下圖所示的電路中各輸出端的邏輯表達式為 =2A二、選擇題：1、為實現線與”邏輯功能，應選用。(A)與非門(B)與門(C)集電極開路(OC)門 (D)三態門2、下圖所示邏輯電路為 。(A)與非”門 (B) 與”門(C)或”門 (D) 或非”門3、在下列邏輯部件中，屬于組合邏輯電路的是 b。(A)計數器(B)數據選擇器(C)寄存器(D)觸發器?4、函數F(A,B,C尸AB+BC+AC勺最小項表達式為_b。(A)F(A,B,C)= Emi (0,2,4)(B)F(A,B,C)

5、= !2m(3,5,6, 7)(C)F(A,B,C)= Em (0,2,3, 4)(D)F(A,B,C)= Emi(2,4,6, 7)5、邏輯函數F=AB+BC的最小項表達式為c(A) F=m2+m3+m6(B) F=m2+m3+m7(C) F=m3+m6+m7(D) F=m3+m4+m76、有一個左移移位寄存器，當預先置入 1011后，其串行輸入固定接0,在4個移位脈沖CP作用下，四位數據的移位過程是 a o(A) 1011-0110-1100-1000 0000 (B) 10110101001000010000(Q 1011-1100-1101-1110-1111(D) 1011-1010

6、-1001-1000 01117、8線一3線優先編碼器的輸入為1。17,當優先級別最高的I7有效時，且輸出低電平有效，其輸出Y2，MY0的值是 c 。(A) 111(B) 10(C) 000(D) 1018、某計數器的狀態轉換圖如下，其計數的容量為 b(A)八(B)五(C)四(D)三9、已知某觸發的特性表如下(A、B為觸發器的輸入)其輸出信號的邏輯表達式為 C oABQn書說明00Qn保持010置0101置111飛翻轉(A) Q+1 =A (B) Qn+=AQn +AQn (0 Qn+=AQn+BQn( D) Qn= B10、某電路的輸入波形 Ui和輸出波形Uo如下圖所示，則該電路為 c5 n

7、 iUo(A)施密特觸發器 (B)反相器(C)單穩態觸發器 (D) JK觸發器11、只能按地址讀出信息，而不能寫入信息的存儲器為 b o(A) RAM (B) ROM (C) PROM (D) EPROM構成4位寄存器應選用b 個觸發器。(A) 2(B) 4 (C) 6 (D) 812、有八個觸發器的二進制計數器，它們最多有 種計數狀態。(A) 8;(B) 16;(C) 256;(D) 6413、如下圖所示是集成異步二-五-十進制計數器，用它構成 8421碼十進制計 數器時，需使aCP0Ssa Ssb Rm Rob 上(A) CP。=CP, CPi=Qo；排序：Q3, Q2, Qi, Q。(B

8、) CP。=Q。, CR=CP;排序:Q3, Q2, Qi,選。(C) -；排序：Q。，Q3, Q2, Qi。(D) CPi =CP, CP=Q2；排序：步，Q3, Q。，Qi。14、相同計數模的異步計數器和同步計數器相比，一般情況下 a(A)驅動方程簡單(B)使用觸發器的個數少(C)工作速度快(D) 以上說法都不對15、測得某邏輯門輸入 A、B和輸出F的波形如下圖，則F(A, B)的表達式是(A)F=AB (B)F=A+B (C) F = A 二 B (D) F - ABA B?16、Moore和Mealy型時序電路的本質區別是 a(A)沒有輸入變量(B)當時的輸出只和當時電路的狀態有關，和

9、當時的輸入無關(C)沒有輸出變量(D)當時的輸出只和當時的輸入有關，和當時的電路狀態無關?17、n級觸發器構成的環形計數器，其有效循環的狀態數為a(A)n 個(B)2n個(C)2 n-1 個(D) 2n個 18、已知某電路的真值表如下表所示，該電路的邏輯關系是 cA B CFA B CF0 0 00 0 10 1 00 1 101 011 0 01 0 11 1 01 1 10111(A)F=C (B)F=ABC (C)F=AB+C (D)F = BC19、函數F = A(B +C D E)的反函數F是 b。(A) A(B C D E)(B) A B (C D E)(C) A B (C D E

10、)(D) A B C D E20、具有“置0” 、“置1” 、“保持原狀”、“狀態翻新”，被稱為全功能的 觸發器的是 c。A、D觸發器B T觸發器 G JK觸發器 D同步RS觸發器21、下列幾種TTL電路中，輸出端可實現線與功能的電路是 d_?16、計數模為2n的扭環形計數器所需的觸發器為 n個。（1 ）17、Mealy型時序電路的輸出只與當前的外部輸入有關。（0 ）18、組合邏輯電路其特點是功能上無記憶，結構上無反饋。（1 ）19、用數據選擇器可實現時序邏輯電路。（0 ）20、RS觸發器的約束條件RS=0g示不允許出現R=S=1的輸入。（1 ）21、主從JK觸發器、邊沿JK觸發器和同步JK觸

11、發器的邏輯功能完全相同。（1 ）22、由兩個TTL或非門構成的基本RS觸發器，當R=S=0時，觸發器的狀態為不定。（0 ）23、卡諾圖方格中1所對應的最小項之和組成原函數。（1 ）24、當時序邏輯電路存在無效循環時，該電路不能自啟動。（1 ）25、雙向移位寄存器電路中沒有組合邏輯電路。（0 ）26、集電極開路門有高電平、低電平、高阻等狀態。 （0 ）27、鎖存器是克服了空翻的寄存器。（0 ）28、或非門組成的RS觸發器的約束條件是RS=0。（ 1 ）29、單穩態觸發器的暫穩態維持時間的長短取決于外界觸發脈沖的頻率和幅度。（0 ）30、D/A轉換器的位數越多，能夠分辨的最小輸出電壓變化量就越小。

12、（1 ）四、計算與分析1、化簡下列邏輯函數為最簡與或表達式：（1） F1 =（A+B）D +（A B + BD）C +A B C D（2） F2（A, B,C, D）= m m（0,4,6,9,10,11,14）+ Z d（1,3,5,7）2、對下列Z函數要求：(1)列出真值表；(2)用卡諾圖化簡；(3)畫出化簡后 的邏輯圖。z=aB A .B .c A .b .CBC=0(1)真值表卡諾圖化簡(3)邏輯圖3、用卡諾圖化簡下面函數，求出它的最簡與或表達式：F(A,B,C,D)八(0,2,8,9,10,11,12,14)八 d(5,7,13,15)4、在CMOSI路中有時采用圖（a）（b）所示的

13、擴展功能用法，試分析各圖的邏輯功能，寫出Y1Y2的邏輯式。已知電源電壓 VDD=10V二極管的正向導通壓降為0.7VqBcDElookn5、圖（2）和圖（3）都是CMOS電路，寫出Yi, 丫2的表達式E 12)Vpp-10VA冉1卜 . ri I,一 ：圖(3)6、如下圖所示的電路，其中74151是 邏輯電路分析。“8選1”數據選擇器；試進行如下的組合設：根據應用的情況，還存在著無關項集合 d(A, B,C, D) =m0, m5, m6, m7,利用這些無關項對邏輯函數進行化簡，請以“與非一一與非”形式寫出化簡后的結果Y2(A,B,C, D)。7、分析下圖所示電路：1)試寫出8選1數據選擇器

14、的輸出函數式;2)畫出A2、A1、A0從000111連續變化時，Y的波形圖;8、分析圖時序電路的邏輯功能，寫出電路的驅動方程、狀態方程和輸出方程, 畫出電路的狀態轉換圖，說明電路能否自啟動。CP9、分析如下圖所示電路的功能，寫出驅動方程、時鐘方程、狀態方程，畫出狀 態轉換圖，并判別是同步還是異步電路？10、74LS161是4位二進制加法計數器，其邏輯功能表如下，試分析下列電路是 幾進制計數器，并畫出其狀態圖。（74LS161采用異步清零，同步置數）74LS161邏輯功能表CRlDCTpCTtCPQ3 Q2 Q1 Q00XXXX0 0 0 010XXTD3 D2 D1 D0110XxQ3 Q2

15、Q1 Q011X0XQ3 Q2 Q1 Q01111T加法計數CP1、已知D觸發器各輸入端的波形如圖所示，試畫出 D、Q、Q端的波形。2、圖（1）中的電路由CMOS1電路構成，寫出P的表達式，并畫出對應A、B、C的P波形。3、如下圖所示為由邊沿D觸發器構成的電路圖，設觸發器的初始狀態 Q1Q0=00,確定Q0及Q1在時鐘脈沖CP作用下的波形。CP4、時序邏輯電路如下圖所示 判斷電路是同步電路還是異步電路;(2)寫出驅動方程；(3)寫出狀態方程;(4)觸發器的初始狀態為0,已知CP和X的波形，畫出Qi和Q2的波形。(4 分)cp7、由555定時器構成的電路如下圖所示， 其中Vcc=5V、Us =

16、4V。回答下歹問5、圖（a）中CP的波形如圖（b）所示。要求：Qn 1 ,（1）寫出觸發器次態Q 的最簡函數表達式和Y1、Y2的輸出方程。（4分）（2）在圖（b）中畫出Q Y1和Y2的波形（設Qn=0） （6分）6、已知D觸發器各輸入端的波形如圖所示，試畫出 D、Q、Q端的波形。說明由555定時器構成的電路名稱。（3分）如果輸入信號ui如圖（b）所示，畫出電路輸出Uo的波形。（7分）(a)87555 36521六、電路設計+U*Us上(b)1、試用3線一8線譯碼器74LS138和門電路實現下列函數Z （A、B、C） =AB+ ACA2AiAo74LS138STaSTb STc-0-1 2r3ur5一上r7 丫一 丫一丫丫 上 丫一上 Y二二二2、設計一個可控多數信號的判斷電路：該電路有一個控制信號M,三個輸入信號A、B、C, 一個輸出信號