1、雙雙 DSPDSP 電機控制數字平臺設計電機控制數字平臺設計 摘要：摘要：和異步機的各種控直接轉矩控制目前已經應用到同步機制系統中，由于其采用控制，長控制周期將導致大電流和大的轉矩脈動這兩個突出問題，要使控制性能更為優越必然對控制周期提出更高的要求。提高控制平臺性能是解決這些問題的有效途徑之一。TI 公司的 2000 系列 DSP 是電機控制領域常用芯片，針對電機控制設計的事件管理器具有突出優點。3X 系列DSP 則是性價比很好的通用芯片，浮點運算，數據處理速度快。為此采用雙 DSP系統結構，從電機控制領域特點出發，利用 TMS320LF2407A 控制上的強大功能而專注于控制方面的工作；TM

2、S320VC33 浮點運算能力強，則進行數據的分析和處理。使用雙口 RAMCY7C025 實現雙機之間的高速數據交流和通信，使得不同MDSP 優勢充分體現，協同工作，大大提高控制平臺的性能。 ; mso-hansi-font-family: Times New Roman 關鍵詞：關鍵詞：電機控制；直接轉矩控制；雙 DSP；雙端口 RAM；通信 引言引言 直接轉矩控制 1 是目前廣為研究的電機控制理論之一，已在異步機上取得了成功，而在同步機方面的應用也已有了一定發展 2。由于該理論直接對轉矩進行控制，故瞬態性能得到了顯著的改善。但是，由于其采用的是控制，控制周期過長會使電流過大；同時大周期會使

3、轉矩脈動加大。為了解決這個問題可以從控制策略上加以改進，比如采用來取代傳統 DTC 方案；也可以在控制平臺上加以考慮，提高處理器速度，縮短控制周期。以單個DSP 為核心的控制平臺（常見的芯片如 TI 公司的 2000 系列），由于既要完成復雜的算法，還要執行數據采集、控制信號輸出、系統保護以及人機交互等一系列操作，無法有效地縮短控制周期。在綜合考慮了各種數字信號處理器的性能之后，決定采用雙 DSP 并行工作的體系結構；并同時考慮到該控制系統的特點，即在每個控制周期內兩個 DSP 之間交換的信息很少，不同于諸如圖像采集系統 4 那樣，需要大流量的數據交換。由此采取了一系列特殊的設計思想。首先，在

4、芯片的選型上兼顧了各自不同的特點，即專用于電機控制領域的芯片TMS320LF2407A 專注于控制；高速通用數據處理芯片 TMS320VC33 則著眼于復雜算法的實現，從而充分利用了各自的特點。其次，針對電機控制這一特定領域，需要采集的數據相對較少，同時反饋的也只是計算結果，即 PWM 波發送策略，并無大量中間結果，因此，需要考慮的重點是控制方法的實現，和數據采集的實現必須占用盡可能少的資源。同時由于數據量較少，可以用較小的代價來實現數據的冗余，使得數據處理時更加靈活和方便，DSP 之間并不一定保持同步工作狀態。為了實現兩個 DSP 之間的數據交換和通信，選擇了雙口 RAM 作為兩者之間的媒介

5、。并從硬件和軟件上相互配合，避免存儲空間爭用 5 的同時，使得數據存儲過程盡量少耗費各種資源。 1 1 硬件系統構成硬件系統構成 TMS320LF2407A 最突出的特點在于其事件管理器模塊：共有兩個事件管理器 EVA 及 EVB，提供了 8 個 16 位脈寬調制（PWM）通道。這些都是針對電機控制而設計的，在 PWM 波的產生上相當方便可靠；可編程的 PWM 死區控制可以防止上下橋臂同時輸出觸發脈沖而導致直通。同時每個模塊還提供了兩個外部引腳 PDPINTA 和 PDPINTB，當該引腳上出現低電平時事件管理器模塊將快速關閉相應的 PWM 通道，起到保護作用。片內模數轉換模塊為數據采集提供了

6、高性能的 A/D 轉換器，最小轉換時間只有 500ns。由于轉換時間是整個控制周期的組成部分之一，快速 A/D 對于縮短控制周期是非常有利的。 TMS320C3X 系列 DSP 芯片是一種性能價格比很好的浮點處理芯片，具有很高的數據處理速度。片內部分擁有 34K32 位的 RAM，在程序運行期間，所有的數據都位于其中，從而能夠充分發揮哈佛總線結構所帶來的數據吞吐量大、運算快的優點。在算法實現上，由于采用了浮點計算格式，將使計算精度得到提高；采用編程語言 C 會使程序編寫效率大大改善，這對于需要用復雜算法實現的控制策略來說是很重要的。 雙口 RAM 的特點在于具有兩組相互獨立的地址線、數據線和控

7、制線，片內包含的控制邏輯解決了三個重要的問題：處理器之間的信號關系（中斷邏輯）；兩個 CPU 正在使用同一地址時的時間關系（仲裁邏輯）和把一塊存儲器臨時分配到某一邊的硬件支持（旗語邏輯），從而保證雙機之間數據、信號交流的正確進行。 仲裁邏輯（忙邏輯）每塊 CY7C025 允許兩個 CPU 同時讀取任何存儲單元（包括同時讀同一地址單元），但是不允許同時寫或者一讀一寫同一地址單元，否則就會發生錯誤。雙口 RAM 中已經有相應的仲裁邏輯電路來解決這一問題：先行穩定的地址端口通過仲裁邏輯電路優先讀寫，同時內部電路使另一個端口的 BUSY 信號有效，并在內部禁止對方訪問，直到本端口的操作結束。BUSY信

8、號可以作為 CPURDY 信號的來源，從而使得 CPU 處于等待狀態。 當雙口 RAM 單片使用的時候，問題相對簡單，但是，在現代數字系統中，由于數據總線的寬度往往可以達到 32 位甚至更寬，這就需要多片雙口 RAM 來進行位擴展。此時如果出現同時訪問，將有多塊雙口 RAM 處于工作狀態，如果依然象單片工作時那樣，每塊雙口 RAM 都使用自己的仲裁邏輯，則很可能出現一種情況，即第一片仲裁使得 BUSYL 變低，而第二片仲裁使 BUSYR 變低，這樣兩邊的 CPU 都會處于等待狀態。為了避免這種情況的發生（BUSY 信號死鎖），可以使用主從模式，使得當多塊芯片一起工作時，只使用主片的仲裁邏輯，并

9、迫使從片跟隨主片。主從模式的電路連接如圖 1 所示。 主芯片的 BUSY 信號接上拉電阻作為輸出，從芯片的 BUSY 信號作為寫禁止輸入，當主芯片處于 BUSY 狀態時，從芯片接收這個狀態，同樣處于忙狀態，從而避免了死鎖的發生。 中斷邏輯另一個重要的內部電路結構，它允許雙 CPU 通過端口直接進行通信。CY7C025 最高位的存儲單元 1FFF 作為右邊端口的中斷信箱，次高位存儲單元 1FFE 作為左邊端口的中斷信箱。各 CPU 可以讀取雙方的中斷信箱，但只能寫對方的中斷信箱。當一端寫入對方的中斷信箱時，對方就會產生一個中斷信號；讀自己的中斷信箱則清除自己的中斷信號，讀對方的中斷信箱不會清除中

10、斷信號。 旗語通信邏輯可以使雙口 RAM 暫時指定一塊存儲區，只供一端的 CPU 使用，稱之為獨占模式。CY7C025 配置了獨立于 RAM 陣列的 8 個旗語鎖存器，用于標志雙口 RAM 是否處于獨占模式。獨占模式也可以用來避免地址仲裁問題，因為，它是一種使兩邊不同時使用同一地址的方法，通常也叫做軟件仲裁。 控制平臺結構框圖如圖 2 所示。 電機由 IPM 來驅動，霍爾元件檢測相關物理量，通過信號調理電路給 A/D轉換器，轉換結果由 LF2407A 存儲于雙口 RAM 中，并由 VC33 讀取用于計算。調理的同時保護電路也進行相應的檢測，在意外狀況發生時隨時切斷觸發信號。VC33 將獲取的數

11、據進行分析和計算，所有的數據處理都由 VC33 完成，只將計算結果反饋給 LF2407A，并由此產生相應的控制信號，通過接口電路來控制 IPM工作。同時預留了 D/A 及串口輸出等相關外圍電路，用于實現顯示、檢測、與其它系統通信等各項功能。LF2407A 和 VC33 優勢互補，并行工作，控制周期的長短主要取決于算法實現時間。原有的控制軟件（以 C32 為控制平臺）需要100s 左右，在采用了新的控制平臺后，整個控制周期減小到 20s 左右。 2 2 雙端口雙端口 RAMRAM 存儲爭用解決方案存儲爭用解決方案 在雙機的數據交流過程中，存在存儲空間爭用問題，常見的解決方案有如下幾種。 硬件方案

12、最簡單的方法就是上面提到的使用雙口 RAM 內部的仲裁邏輯，要求兩邊的 CPU 都具有 RDY 引腳，從而插入相應的等待周期。對于 8098 單片機，DSP 都具有這樣的資源，而且只需要硬件支持，相對簡單。如果不具備RDY 引腳，如 8031 單片機，則不能采用此種方法。 中斷方案需要硬件和軟件的同時支持。將雙口 RAM 的左右中斷信號輸出引腳和 CPU 的外部中斷輸入引腳相連，并編寫相應的中斷子程序。 旗語方案同樣需要硬件和軟件的同時支持，我們也稱之為軟件仲裁。其步驟為申請獨占區域、判斷申請是否成功、釋放獨占區域。由于兩邊不同時使用同一地址，所以也可以避免爭用的發生。 本系統設計時綜合了各種

13、情況最后選用了硬件方案。這是因為使用中斷方案軟件編寫復雜，頻繁中斷跳轉在算法和控制都較復雜的情況下，對于軟件的可靠性和穩定性是不利的；采用旗語方案則控制相對復雜一些；硬件方案具有簡單可靠的特點，存儲空間的爭用完全由硬件解決，即當發生存儲空間爭用的時候，決定先行穩定的端口優先進行訪問，另一端口則插入等待周期。由于DSP 的快速性，不同于以往的單片機將產生很長的等待周期。針對本系統考慮，即使是最壞的情況：每個控制周期內傳遞數據 8 個，LF2407A 一次讀/寫周期 50ns 記，共需要 0.4s。當然這完全由硬件來實現，若考慮軟件上共同配合，則可以更有效地減少等待時間。而且 0.4s 和 20s

14、 的控制周期相比，所占的比重非常小，并不會給系統性能帶來顯著影響，系統可靠性和穩定性也能夠得到保證。這也正是本系統的特點所在。 3 TMS320C2407A/TMS320VC333 TMS320C2407A/TMS320VC33 與與 CY7C025 之間通信的實現 LF2407A 的數據總線寬度和地址總線寬度都是 16 位，單片 CY7C025 就足夠了。VC33 的數據總線寬度是 32 位，可以采用兩片 CY7C025 以主從模式進行寬度擴展（見圖 3），這樣每次 VC33 讀取數據時就能一次讀入兩個 LF2407A 的采樣數據。也可以采用單片 CY7C025，雖然沒有完全利用 VC33

15、的數據寬度，但是，從電路設計上來講相對簡潔。由于本系統雙口 RAM 的作用主要是起到數據傳遞的作用，不需要保存大量的中間結果以及已經使用過的數據，因此，需要的存儲空間不是很大，單片雙口 RAM 就已經足夠。具體的接口電路見圖 3，片選等控制信號由譯碼電路產生。 地址空間分配綜合了不同 DSP 的空間資源分配要求，具體見表 1。 表表 1 1 地址空間分配表地址空間分配表 起始地址 終止地址 LF2407A 0X8000H 0X9FFFH VC33 010000H 011FFFH 4 4 軟件功能實現軟件功能實現 雙 DSP 協同工作的關鍵是相互通信和數據交流上的密切配合，可通過硬件仲裁電路來完成這一任務。但是如果僅僅用硬件完成，如上分析，畢竟等待時間還要 0.4s 左右。如果輔以軟件配合，則可以有效地減少等待產生的情況。 首先，沖突可能發生在同時寫同一個存儲單元。在數據寫的時候采用如下措施可以避免這種情況的發生：如圖 4 所示，將讀/寫的存儲空間獨立開來，