1、對摩爾定律的發展，現在面臨的挑戰以及可能的解決方案的簡述作者：曹陽 171250556 軟件工程摘要：簡述了摩爾定律的發展，現在面臨的挑戰以及可能的解決方案，同時討論了“超摩爾定律”的可能的發展方向。關鍵詞：摩爾定律；超越摩爾定律；正文：1965年，摩爾在電子學雜志上所發表的讓集成電路填滿更多的組件中首次提出了著名的摩爾定律，預言芯片中的晶體管數量將每年增加一倍。隨后在1975年，摩爾又在IEEE國際電子組件大會上提交了一篇論文，將摩爾定律由“每一年增加一倍”修改為“每兩年增加一倍”。而最為流傳廣范的版本“每18個月增加一遍”卻在1997年被摩爾本人所否認。這種趨勢已經持續了超過半個世紀，然而

2、摩爾定律仍然應該被認為是觀測或推測，而非物理或自然法。 1959年，半導體廠商仙童公司推出了平面型晶體管，又在1961年推出了平面型集成電路。這種平面制造工藝是用光刻技術來刻蝕出半導體的元器件，如二極管、三極管、電阻和電容等。光刻"的精度不斷提高是元器件的密度提高的關鍵，因而具有極大的發展潛力。因此平面工藝被認為是"整個半導體的工業鍵"，也是摩爾定律問世的技術基礎。 摩爾定律在后來的發展中得到了很好的驗證。1975 年，在一種新出現的電荷前荷器件存儲器芯片中，的確含有將近65000 個元件，與1965 年摩爾的預言一致。另據Intel公司公布的統計結果，單個芯片上

3、的晶體管數，從1971 年4004 處理器上的2300 個，增長到1997 年Pentium II處理器上的7.5 百萬個，26年內增加了3200 倍。如果按 " 每兩年翻一番" 的預測，26 年中應包括13 個翻番周期，每經過一個周期，芯片上集成的元件數應提高2n倍(0 n 12)，因此到第13 個周期即26 年后元件數與實際的增長倍數3200 倍可以算是相當接近了。 1994 年初，美國LSI公司研制成功集成度達900萬個晶體管的邏輯芯片；1997 年，Intel推出了包含750 萬個晶體管的奔騰處理器，這款新產品集成了Intel MMX媒體增強技術，專門為高效處理視頻

4、、音頻和圖形數據而設計。1998 年3 月，英特爾公司制成包含702 億個晶體管的集成電路芯片，這表明集成度這一微電子技術的重要指標在不到40 年內便提高了7000 萬倍；2003 年單位芯片的晶體管數目與1963 年相比增加了10 億倍；2004 年，Intel推出在新的直徑為300 mm的晶圓片(晶圓片尺寸一般十年翻一番)上能夠刻出容納5 億個晶體管的芯片；2005 年，芯片所含晶體管數高達幾十億只，頻率也高達幾千兆；2007年11 月，英特爾共發布了16 款Penryn處理器，主要面向服務器和高端PC。這些產品采用了更先進的45 nm生產工藝，其中最復雜的一款擁有8.2 億個晶體管。英特

5、爾上一代產品主要采用65 nm生產工藝，最復雜的一款處理器擁有5.82 億個晶體管； 2010 年，三星公司實現了30 nm制程內存芯片量產；Intel于2011年推出了含有10 億個晶體管、每秒可執行1 千億條指令的芯片；2015 年，三星公司為蘋果公司大規模量產14 nm的A9 移動處理器。2015 年7 月，IBM做出了7 nm芯片，利用的材料是硅鍺而不是硅。該項突破性成果，具備了在指甲蓋大小的芯片上放置200 億只晶體管的能力。 定律的預測能力來源于生產技術的常數速度改進，而生產技術的發展，由半導體行業的“全球半導體路線圖”，或由半導體行業“全球半導體路線圖”來驅動。該路線圖描述了保持

6、摩爾定律所有的技術發展要求。這種技術革新的周期從第一塊半導體電路的生產就已經開始，隨后在20世紀70年代引入凈化廠房生產技術以后得到加速的發展。體現摩爾定律的這種技術革新周期的持續高速發展，使得今天的半導體制造工廠及生產技術，被認為是迄今為止人類所建造的最高級、最復雜、最為先進的產品生產設施。 半導體行業對摩爾定律的持續堅持，使得半導體產品價格持續數十年走低。例如，在過去的數十年中，動態存儲器每位的價格每年降低多達30%35%。所以，在過去的數十年間，摩爾定律裹挾著大部分的當代世界經濟和生活領域隨著半導體行業一同發展。有些經濟分析估計，在最近的20年里，由于半導體產品的性能和價格雙雙持續以常數

7、速度提升，使信息和通信技術的持續擴張成為現實，全球范圍內取得的生產力增長，有40% 以上可以歸功于摩爾定律。 應該說“摩爾定律”對于集成電路發展的預測是相當準確的，然而，隨著晶體管電路逐漸接近性能極限，摩爾定律也面臨著重大的挑戰。 摩爾定律未來是否繼續適用于半導體行業, 取決于半導體產業相關技術的發展與革新。其中最為艱難的領域是光刻機的技術革新,尤其是EUV光刻機技術。EUV光刻使用更短的波長,可以將特征尺寸縮小到10 nm以下。但是,光刻并不是半導體制造生產效率提高的唯一潛在要素;其他的可以節省成本和提高性能的方法同樣在使用。一些公司在大半導體晶圓方面和芯片設計中引入新材料方面開展研究工作。

8、從技術的角度來看,這些革新都是基于摩爾定律對技術要求的革新,即:更小的特征尺寸和持續提高的產品性能,至少在未來5到10年內,這是比較實際的假設。從市場需求的角度來看,我們對前沿芯片產品的技術分析支持摩爾定律的繼續持續適用。McKinsey相關的研究顯示,前沿領先產品的細分市場領域的數量將減少,保留下來的如移動應用等市場領域將強勢增長,將為高端技術的持續發展革新提供充足的需求。 現有的硅芯片在未來5幾年內將可能達到材料的物理極限，單個晶體管的大小將達原子級，這將是一個真正的物理極限。目前，大規模芯片生產已普遍達到14nm工藝，7nm工藝已被Intel、臺積電、三星掌握，三星也已有在2020年達到

9、4nm的計劃，我們已經逐步逼近原子極限。如果芯片生產仍然能以3年翻一番的速度發展，那么在幾年之后，就必然會面臨硅芯片技術的物理極限。 另外還有漏電流的問題，當 “ 柵極” 的長度小于5nm時，將會產生隧道效應，即由于源極和柵極很近，電子會自行穿越通道，從而造成 “0”、“1” 判斷失敗而產生的邏輯錯誤。Intel的研究結果證明，隧道效應不管晶體管材質的化學特性怎樣都會發生，當縮小晶體管尺寸到了一定程度時，隧道效應是無法避免的。 還有功耗與散熱的問題，繼續縮小晶體管顯然會造成功耗的大幅度上升以及產熱的大量提高。毫無疑問，處理器的功耗密度不可能無限地提高。盡管可能通過諸多方式來降低功耗，但都不可能

10、從根本上解決這一問題。 而越發高昂的研發成本使得大多數公司都無法繼續生存。 基于摩爾定律面臨的困境與挑戰，業界提出了“More-Than-Moore”(簡稱MTM，即“超越摩爾定律”)，試圖通過更多的途徑來維護摩爾定律的發展趨勢，并且從摩爾定律的“更多更快”，發展到MTM的“更好更全面”。 “超越摩爾定律”支撐技術，包括建模，設計技術、制造技術和測試技術，以及3D集成、 新器件、納米技術。 “超越摩爾定律”可以分為晶圓制造集成(例如 SoC、芯片/晶圓堆疊等前、中端工藝)和封裝(例如SiP、混合組裝等后端工藝)兩 個 分 領 域 。 用戶定制、多品種、小批量是“超越摩爾定律”面臨的主要問題。

11、“超越摩爾定律”設計和制造技術有:1)包括芯片封裝協同設計的設計、模擬工具和方法學2）由SoC和嵌入式混合信號帶動的設計技術(IDM 式設 計 和 無 加 工 廠 式 設 計 );3)3D 集 成 和 封 裝 工 藝，eWLB、WLP、TSV 等 晶 圓 級 封 裝 ;4)在 SoC 上 集 成 傳感器、智能電源等新功能的制造技術;5)3D 集成、碳基電子器件、磁材料 器件技術，將建成“類-CMOS”的技術平臺;6 )生產效率提高技術和凈化間物流技術;7)MEMS器件制作技術，這里，采用專門的深反應離子刻蝕(RIE)和釋放工藝是至關重要的。 異質集成是“超越摩爾定律”的主要技術之一。“超越摩爾

12、定律”的異質集成是以更低的成本在硅上 實現先進的、新穎的功能。器件級異質集成和系統級異質集成將成為 ULSI的前沿。3D 異質集成技術是一種能夠集成無源和有源器件的概念。3D 集 成采用通孔、非硅材料淀積、刻蝕、厚膠、晶圓鍵合、堆疊、微組裝等微制造技術，可以將控制、保護和集成柵驅動電源、隔離、存儲等功能與功率器件集成在 一起。為了降低制造成本，需要在晶圓級使用不同 的工藝和設備。磁材料、壓電材料、介質等材料與硅材料的結合，以及通孔技術、對硅體的加工技術是 3D集成技術的主要內容。 摩爾定律在Logic類和Memory類集成電路的發展中提出并得到驗證，而MTM則適用于更多類型的集成電路，如Ana

13、log、RF、Image Sensor、Embedded DRAM、Embedded FLASH、MEMS、High Voltage等，通過改變基礎的晶體管結構(SOI、FIN-FET)、各類型電路兼容工藝、先進封裝(晶圓級封裝、Si P、3D多芯片封裝)等技術，使一個系統級芯片能支持越來越多的功能，同樣可以降低芯片的成本、提高電路的等效集成度。2014年，通富微電公司率先在國內實施了305 mm、28 nm先進封裝量產全制程，大幅降低芯片封裝的成本。 “More-Than-Moore” 延續CMOS的整體思路，在器件結構、溝道材料、連接導線、高介質金屬柵、架構系統、制造工藝等方面進行創新研發

14、，沿著摩爾定律一路scaling(每兩年左右晶體管的數目翻倍)。 而實現MTM的一個方法就是三維集成封裝。三維集成封裝的一般優勢包括:采用不同的技術 (如CMOS、MEMS、SiGe、GaAs等) 實現器件集成， 即“混合集成”， 通常采用較短的垂直互連取代很長的二維互連， 從而降低了系統寄生效應和功耗。因此，三維系統集成技術在性能、功能和形狀因素等方面都具有較大的優勢。最新的3D疊層芯片技術采用FC互連或直接穿過有源電路的多層互連結構， 從而能顯著提高系統性能。目前正由二維向三維封裝技術過渡， 包括通過硅通孔 (TSV) 技術的晶圓級， 或者芯片級的堆疊式封裝。即便芯片和封裝級堆疊技術才剛開

15、始幾年， 但從制造工藝角度， Po P堆疊式芯片或者TSV等己成為二維封裝向三維封裝技術過渡的主流形式。 3D集成實際上是一種系統級集成結構， 其中的TSV技術， 是芯片制造與封裝技術相融合的集成技術。未來的三維封裝將采用更多的晶圓到晶圓堆疊以及芯片到晶圓堆疊， 以提高封裝的成本效益、可靠性并改進外形因子。使用TSV技術實現3D集成目前已經成為半導體行業較為關注的最先進的互連技術之一。通過使用TSV可以實現較短的互連， 使芯片上的信息傳遞距離大大縮短 (縮小1000倍) 。采用TSV互連還可以增添大量的溝道或通道 (比2D芯片多100倍) ， 用于信息的傳遞。TSV與目前應用于多層互連的通孔有

16、所不同， 一方面是尺寸的差異 (直徑1100m， 深度10400m) ， 另一方面， 它們不僅需要穿透組成疊層電路的各種材料， 還需要穿透很厚的硅襯底。目前制造商們正在考慮的多種三維集成方案， 也需要多種尺寸的TSV與之配合。等離子刻蝕技術已經廣泛應用于存儲器和MEMS生產的深硅刻蝕工藝， 同樣也非常適合于制造TSV。 目前有許多種基于堆疊方法的3D封裝， 主要包括:以芯片內功能層基礎、逐層內建連接的片上3D集成， 由芯片到芯片 (die-to-die) 堆疊所形成的3D疊層封裝、或由封裝到封裝 (package-to-package) 堆疊 (package-on-package或packa

17、ge-in-package) 所形成的3D疊層封裝，以及通過硅通孔技術實現裸片到裸片互連的3D IC (IC的3D集成) 等。在所有的3D封裝技術中， TSV能實現最短、最豐富的z方向互連。 TSV是通過在芯片和芯片之間， 晶圓和晶圓之間制造垂直通孔， 實現芯片之間互連的最新技術。與以往的IC封裝鍵合和使用凸點的疊加技術不同，TSV能夠在三維方向使得堆疊密度最大， 而外形尺寸最小， 大大改善了芯片速度和低功耗性能。因此， 業內人士將TSV稱為繼引線鍵合 (Wire Bonding) 、TAB和倒裝芯片 (FC) 之后的第四代封裝互連技術。 TSV作為新一代封裝互連技術， 是通過在芯片和芯片之間

18、， 晶圓和晶圓之間制造垂直通孔， 通過z方向通孔實現互連， 極大程度地縮短了芯片互連的長度， 實現芯片之間互連的最新技術。與以往的IC封裝鍵合和使用凸點的疊加技術不同， TSV能夠在三維方向使得堆疊密度最大， 而外形尺寸最小， 大大改善了芯片速度和低功耗性能。 材料是“超越摩爾定律”關注的焦點，是關鍵支撐技術之一。硅材料是“異質集成”的基礎材料。 “超越摩爾定律”可以選擇是否通過尺寸縮小來發展微電子技術，但必定要通過在芯片(或封裝)中加入新的元器件、新的層和新的功能來提高產品價值，例 如，可以加入無源RF元器件、生物傳感器和運用3D技術等。“超越摩爾定律”技術的發展為新材料 的出現提供了舞臺。

19、現在，傳統硅IC生產線已開始 接納新材料。加工后的硅晶圓芯片可以從標準生產 線上轉移到其他潔凈室，進一步對芯片進行層生長、 添加功能等后續加工。加入不同材料和器件使材料 科學在材料特性和表征方面面臨重大挑戰。同時， 封裝材料也在快速地發展和變化著。材料在滿足性 能要求的同時，還應有可以接受的成本。先進材料的發展應包括Ge、III-V高遷移率 溝道、高k介質、磁性材料、多孔硅、含腔SOI、集成厚聚合物、兼容生物材料，熱耗散材料等。 而新材料其中就包括了石墨烯。這種2004年重新發現的神奇材料以及其他許多二維材料正在半導體制造領域取得進展, 這一切源于硅的適用價值開始逐漸消失。雖然已經有很多砷化鎵、氮化鎵和碳化硅等化合物在應用中, 但是這些材料通常只能在局部市場的特定領域上應用。 二維層狀過渡金屬硫屬化物 (Transition metal dichalcogenides-TMDCs) 是一類由基本元素 (主要是碲, 硒, 硫和氧) 衍生而來的二維材料, 被研究人員廣泛研究, 用作半導體材料。其中包括在芯片中使用的二硫化鉬 (MOS2) , 二硒化鉬 (MOSe2) , 二碲化鉬和碲化鉬 (MOTe2) , 二硫化鎢 (WS2) 和二硒化鎢 (WSe2) 。 TMDCs是以石墨烯 (碳的同素異構體) 構成導電體, 單層六