1、【精品文檔】如有侵權，請聯系網站刪除，僅供學習與交流數字電子時鐘邏輯電路設計.精品文檔.數字邏輯課程設計報告設計題目：數字電子鐘組員：黃土標 黃維超 蔡榮達 孫清玉 指導老師：麥山 日期：2013/12/27實習題目指導教師職 稱學生姓名學 號日 期摘要 數字電子鐘是一種用數字顯示秒、分、時的計時裝置，本次數字時鐘電路設計采用GAL系列芯片來分別實現時、分、秒的24進制和60進制的循環電路，并支持手動清零和校正的功能。關鍵詞 數字電子鐘；計數器；GAL；4040芯片；M74LS125AP三態門1設計任務及其工作原理1.1設計任務 設計一臺能顯示時，分，秒的數字電子鐘。技術要求:(1)秒、分為0

2、059六十進制計數器。(2)時為0023二十四進制計數器。(3)可手動校正：能分別進行秒、分、時 的校正。只要將開關置于手動位置，可分別對秒、分、時 進行手動脈沖輸入調整或連續脈沖輸入校正。并且可以手動按下脈沖進行清零。1.2工作原理本數字電子鐘的設計是根據時、分、秒各個部分的的功能的不同，分別用GAL16V8D設計成六十進制計數器和用GAL22V10。秒的個位，設計成十進制計數器，十位設計成六進制進制計數器（計數從00到59時清零并向前進位）。分部分的設計與秒部分的設計完全相同；時的個位，設計成二進制計數器，十位設計為四進制計數器，當時鐘計數到23時59分59秒時，使計數器的小時部分清零，進

3、而實現整體循環計時的功能。2電路的組成2.1 計數器部分：利用GAL16V8D和GAL22V10芯片分別組成二十四進制計數器和六十進制計數器，它們采用同步連接，利用外接標準脈沖信號進行計數。2.2 顯示部分：將三片GAL芯片對應的引腳分別接到實驗箱上的七段共陰數碼顯示管上，根據脈沖的個數顯示時間。3.3 分頻器：由于實驗箱上提供的時鐘脈沖的時間間隔太小，所以使用GAL16V8D和GAL16V8D、4040芯片和M74LS125AP三態門芯片設計一個分頻器，使連續輸出脈沖信號時間間隔為0.5s3設計步驟及方法 3.1 分和秒部分的設計：分和秒部分的設計是采用GAL16V8D芯片來設計的60進制計

4、數器，具體設計如圖1示：圖1 分和秒部分設計圖秒部分的設計是秒的個位部分為逢十進一，十位部分為逢六進一，從而共同完成從00-59的六十進制計數器。當計數到59時清零并重新開始計數。3.2 小時的設計：具體設計如圖2示：圖2 小時部分設計圖小時部分的設計是二十四進制的計數器，由00到23的二十四進制循環計數。3.3 分頻器的設計分頻器的設計原理是通過計數器把時鐘源脈沖的頻率降低。因T = 1/f,f=0.1M要使T=0.5s,則有f = 2所以0.1M / X = 2，得X=50000所以得做一個模為50000的計數器，這里用GAL16V8D、4040和M74LS125AP三態門來構建。圖3 分

5、頻器設計圖6電路總體說明：正常顯示：首先手動按下脈沖，進行手動清零。然后在外接分頻器的作用下,將開關1打開，秒加法計數器開始記數，通過七段數碼顯示管顯示秒的數字。當經過60個脈沖信號后，秒計數器完成一次循環。當秒計數器的由59變為00時，co由低電平跳到高電平，致使分加法計數器的cen使能端有效，分加法計數器加一，完成秒向分的進位。分進時和秒進分的原理一樣。手動清零：按下脈沖。手動校正：原理如下表： cen adj 狀態 1 X 計數 0 0 保持 0 1 校正（不進位）電路圖總體設計如圖3所示：7設計所用器材1、 六十進制計數器 GAL16V8D、GAL22V10 3片2、分頻器 GAL16

6、V8D、4040 2片3、三態門 M74LS125AP 1片8小結通過這一周的設計學習，我感覺有很大的收獲：首先，通過這次課程設計使自己對課本上的知識可以應用于實際，使理論與實際相結合，加深自己對課本知識的更好理解，同時也段練了我個人的動手能力,充分利用圖書館網絡去查閱資料，增加了許多課本以外的知識。更加了解了時序邏輯電路的設計步驟及方法，對時序邏輯電路的觸發方式的理解更加深刻即同步連接方式和異步連接方式的了解。掌握了abel-hdl語言以及ispEXPERT的使用以及對GAL系列芯片的設計方法有進一步的了解，和4040、M74LS125AP 三態門芯片引腳結構和功能的理解及運用。其次就是考慮

7、問題要周全，即使是一開始認為對的東西，也要用懷疑的心態來看待它，這樣才能發現問題，從而解決問題。 在這個過程中，鍛煉了我的細心和耐性。通過本次實驗充分體現了我們的團結，細心和耐性。在課程設計過程中得到了麥山老師的精心指導,解決了課程設計中的很多疑難,再次對老師表示衷心的感謝!附錄一三態門，是在一般的邏輯門輸出除有高、低電平兩種狀態外，還有第三種狀態高阻狀態的門電路。在高阻態時，輸入輸出相互隔斷，輸出端處于懸空狀態（高阻態），這里輸出端電位取決于各它相連接的外電路。三態門都有一個EN控制使能端，來控制門電路的通斷。因此利用三態門可心方便地將輸出端連接到總線。如果你的多個設備端口要掛在一個總線上,

8、 必須通過三態緩沖器。因為在一個總線上同時只能有一個端口作輸出, 這時其他端口必須在高阻態, 同時可以輸入這個輸出端口的數據. 所以你還需要有總線控制管理, 訪問到哪個端口, 那個端口的三態緩沖器才可以轉入輸出狀態. 這是典型的三態門應用, 如果在線上沒有兩個以上的輸出設備, 當然用不到三態門, 而線或邏輯又另當別論了附錄二秒計數器的代碼：MODULE SECTITLE 'SEC'declarations clock PIN 1; cen PIN 2; adj PIN 3; /校正 CE PIN 4; co PIN 19 istype 'reg' /進位 q6.

9、q4 PIN 18.16 istype 'reg' q3.q0 PIN 15.12 istype 'reg' D1=q6.q4; D0=q3.q0;equations D1.clk=clock; D0.clk=clock; WHEN CE THEN D1:=0;D0:=0; ELSE WHEN !cen THEN when !adj then D1:=D1; D0:=D0; else WHEN (D0=9) THEN D0:=0; WHEN (D1=5) THEN D1:=0; ELSE D1:=D1+1; ELSE D0:=D0+1; D1:=D1; ELSE

10、 WHEN (D0=8)&(D1=5) THEN co:=1; WHEN (D0=9) THEN D0:=0; WHEN (D1=5) THEN D1:=0; ELSE D1:=D1+1; ELSE D0:=D0+1; D1:=D1; END分計數器的代碼：MODULE minTITLE 'min'declarations clock PIN 1; cen PIN 2; adj PIN 3; q6.q4 PIN 18.16 istype 'reg' q3.q0 PIN 15.12 istype 'reg' co PIN 19 istype

11、 'reg' D1=q6.q4; D0=q3.q0;equations D1.clk=clock; D0.clk=clock; WHEN !cen THEN when !adj then D1:=D1; D0:=D0; else WHEN (D0=9) THEN D0:=0; WHEN (D1=5) THEN co:=0;D1:=0; ELSE D1:=D1+1; ELSE D0:=D0+1; D1:=D1; ELSE when(adj # !adj)then WHEN (D0=9) THEN D0:=0; WHEN (D1=5) THEN D1:=0; co:=1; ELSE

12、 D1:=D1+1; ELSE D0:=D0+1; D1:=D1; END時計數器的代碼：MODULE houTITLE 'hou'declarations clock PIN 1; cen PIN 2; adj PIN 3; q6.q4 PIN 22.20 istype 'reg' q3.q0 PIN 19.16 istype 'reg' D1=q6.q4; D0=q3.q0;equations D1.clk=clock; D0.clk=clock; WHEN !cen THEN when !adj then D1:=D1; D0:=D0; else when(D1=2)&(D0=3) then D1:=0; D0:=0;else when(D0=9) thenD0:=0;D1:=D1+1; ELSE WHEN (adj # !adj) then WHEN (D1=2)&(D0=3) THEN D1:=0; D0:=0; ELSE WHEN (D0=9) THEN D0:=0; D1:=D1+1; ELSE D0:=D0+1; D1:=D1;END分頻器代碼：MODULE Cnt_98TITLE 'mode 9