1、納米納米CMOSCMOS器件超淺結工程器件超淺結工程1 1張露 1211022608發展超淺結離子摻雜技術的動力發展超淺結離子摻雜技術的動力及主要問題及主要問題 短溝道效應和源漏結深 源-漏穿通 串聯電阻 熱電子效應 結深、摻雜分布、激活和損傷 工藝集成1.短溝道效應和源漏結深 短溝道效應（SCE）： MOS器件的開關特性由閾值電壓來控制。當有效溝道長度減小后，電荷分享和漏致勢壘降低效應將使閾值電壓減小，如下圖所示。 MOSFET器件的SCE漏端感應勢壘降低(DIBL): 短溝器件中，隨漏壓VDS的增加，漏極周圍的耗盡區向源極擴散，漏極產生的電場可使源區附近的勢壘降低，最終使源區電子注入溝道，

2、從而引起器件在柵壓低于閾值電壓下的泄漏電流。 SCE的經驗數學表達式為： LL溝道長度溝道長度 t toxox 柵絕緣層厚度柵絕緣層厚度 Xj Xj 漏區和源區漏區和源區的的擴散結深擴散結深 1 3TjL XtoxVetox可以看出：隨著結深的減小，可以看出：隨著結深的減小，SCESCE可以減弱可以減弱Xj2.源-漏穿通 所謂源-漏穿通即指源-體結的耗盡層相互交疊在一起，即源、漏區發生短路，其結果是降低了溝道區載流子的勢壘，形成截止態的穿通電流。怎樣避免源-漏穿通？ 改變局部的溝道摻雜：使用逆向摻雜阱HALO或Pocket 離子注入區。 HALO注入可增加結下方和結周邊的摻雜濃度,減小結深及其

3、源、漏的耗盡層寬度，從而避免源-漏穿通。 要求：精密定位其結深 寬度需要采用合適的超淺結離子注入技術來滿足。3.串聯電阻 在亞0.1um MOS器件中，由于源、漏的寄生電阻隨結深的減少而上升，會減小MOS器件的驅動電流和邏輯電路的噪聲容限。采用硅化物技術一定程度上僅僅是減小了接觸電阻，而實際的串聯電阻包括了接觸電阻、擴散區薄層電阻、擴展電阻和溝道邊緣的積累層電阻（ ）。totcosspacRRRRR接觸電阻擴散區薄層電阻擴展電阻溝道邊緣的積累層電阻MOSFET 器件的電流流動和串聯電阻構成4.熱電子效應 由于器件尺寸的縮小，而電源電壓沒有按比例縮小，從而使一部分的電子或空穴在增大的電場中獲得較

4、高的動能而成為熱載流子，并可能被注入到柵氧化層中，這一現象稱為熱電子效應（HCE:Hot Carrier Effect）q襯底熱電子（SHE）：襯底中的電子擴散到表面耗盡層中,在縱向電場的作用下被發射到柵氧層中；q溝道熱電子（CHE）：溝道中由源極流到漏極的電子在溝道中的橫向電場的作用下被發射到柵氧層中；一般位于漏極附近。IDExEyy=0y=LGSV+-DSV+-BSV+-熱電子效應的影響 損傷會導致氧化層中產生缺陷或氧化層界面上產生界面靜電，甚至兩者都有； 熱載流子注入柵氧化層會引起閾值電壓漂移、跨導退化，使器件的電流電壓特性惡化，從而導致電路性能惡化； 熱電子引起碰撞離化，產生電子空穴對

5、，從而造成器件中的非正常電流；總的來說，總的來說，會影響器件的長期可靠性；會影響器件的長期可靠性； 熱電子效應的抑制措施一般情況輕摻雜的超淺結摻雜漏LDD(Low Doped Drain)結構弊端：增加源漏的寄生電阻， 影響器件工作的驅動電流。 實際的器件采用雙結技術方案雙結技術方案： 在LDD結構區使用輕摻雜的超淺結 在源漏結構區使用重摻雜的深結好處：1、輕摻雜的超淺結能夠克服SCE和CE效應， 2、重摻雜深結能夠優化器件的金屬化程度， 減小寄生的串聯電阻。MOSFET 器件尺寸的縮小趨勢（NTRS-1999)5 5結深、摻雜分布、激活和損傷結深、摻雜分布、激活和損傷 超淺結工藝:雜質的引人

6、、退火激活和雜質擴散。 優化目標:最大的雜質激活和最小的雜質擴散。很高的雜質激活意味著摻雜原子的大部分將提供材料中的載流子,這對減小串聯電阻是非常重要的。 結的摻雜分布是一個重要工藝參數，當結的分布是突變的、從表面到結有近似恒定的濃度時，可以獲得最小的薄層電阻和結深,關系如下圖所示。對不同的摻雜種類，在不同結深和表面雜質濃度時計算出得突變分布的串聯電阻 什么樣的摻雜分布更有利？具有相同的表面濃度和結深的實際器件摻雜分布是： 線性緩變的突變的摻雜分布它的行為更像一個與淺摻雜層相關的理想少數載流子二極管的接觸。 串聯電阻總是較高如果摻雜太淺的結對質量會有問題嗎？ 答案是有。如果結太淺，當與金屬或周

7、圍的高摻雜層達到平衡時，摻雜層就會耗盡或部分耗盡，結果這個結不再像一個理想二極管，它的電流機制將是從產生擴散電流變為熱發射電流。在此情況下，結的泄漏電流將增加幾個數量級，而且結深的微小變化就會引起電流的幾個數量級得變化。 如果結的摻雜分布是高斯函數或指數函數， 結的最小深度必須增加，如下圖所示，對于指數分布，結深必須比突變分布大5倍以上，以避免耗盡。對一個作為理想歐姆接觸的超淺結，其摻雜分布要盡可能地接近突變分布。對10nm結深和不同摻雜分布計算出得接觸勢壘高度(摻雜劑相同，表面濃度變化，結用CoSi2接觸）6.6.工藝集成工藝集成 首先需要考慮的是新超淺結技術是否可以集成到現有的CMOS工藝

8、中而且不引起器件性能的退化，并不需要較大的工藝變化。其次，我們還必須考慮下面的問題：新超淺結技術是否可以同時用于和結，同時完成源漏及柵摻雜；是否會造成柵氧化層中陷阱的充放電和物理損傷；對裸露硅的損傷是否會形成瞬態增強擴散 （TED）和雜質的再分布；工藝是否兼容現有的典型CMOS掩摸材料；是否會引入了可充當深能級中心的重金屬元素和影響雜質 擴散、激活和器件可靠性的氟、氫、碳、氮等元素沾污。 除了結深和摻雜分布外，泄漏電流、電阻、重金屬沾污和顆粒沾污等等都必須得到嚴格控制。下表示出了超淺結技術中的關鍵工藝參量。 超淺結技術對結深和沾污的要求氧化氧化(場氧場氧)Silicon substrateSi

9、licon dioxideoxygen光刻膠光刻膠顯影顯影oxide涂光刻膠涂光刻膠photoresist掩膜版掩膜版對準和曝光對準和曝光MaskUV light曝光后的曝光后的光刻膠光刻膠exposedphotoresistSD形成形成有源區有源區SDsilicon nitride淀積淀積氮化硅氮化硅Contact holesSDG接觸孔接觸孔刻蝕刻蝕離子注入離子注入DGScanning ion beamS金屬淀積金屬淀積和刻蝕和刻蝕drainSDGMetal contacts 淀積多晶硅淀積多晶硅polysiliconSilane gasDopant gas氧化氧化(柵氧柵氧)gate oxideoxygen去膠去膠oxideRF PowerIonized oxygen gas氧刻