1、第第1010章章10.4 VHDL10.4 VHDL子程序子程序10.5 VHDL10.5 VHDL程序包程序包第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4 VHDL10.4 VHDL子程序子程序 10.4.1 VHDL函數(shù)函數(shù) FUNCTION 函數(shù)名函數(shù)名(參數(shù)表參數(shù)表) RETURN 數(shù)據(jù)類型數(shù)據(jù)類型 -函數(shù)函數(shù)首首FUNCTION 函數(shù)名函數(shù)名(參數(shù)表參數(shù)表)RETURN 數(shù)據(jù)類型數(shù)據(jù)類型 IS - 函數(shù)體函數(shù)體 說(shuō)明部分說(shuō)明部分 BEGIN 順序語(yǔ)句順序語(yǔ)句 ; END FUNCTION 函數(shù)名函數(shù)名;

2、 l由主程序調(diào)用由主程序調(diào)用l無(wú)法從本結(jié)構(gòu)體的并行語(yǔ)句或者無(wú)法從本結(jié)構(gòu)體的并行語(yǔ)句或者進(jìn)程結(jié)構(gòu)中直接讀取信號(hào)或者向進(jìn)程結(jié)構(gòu)中直接讀取信號(hào)或者向信號(hào)賦值。信號(hào)賦值。 由順序語(yǔ)句組成，與進(jìn)程相似，但是不能直接讀取信由順序語(yǔ)句組成，與進(jìn)程相似，但是不能直接讀取信號(hào)或向信號(hào)賦值，只能通過(guò)子程序調(diào)用及子程序的界面端口號(hào)或向信號(hào)賦值，只能通過(guò)子程序調(diào)用及子程序的界面端口通信。通信。l子程序利用順序語(yǔ)句來(lái)完成。子程序利用順序語(yǔ)句來(lái)完成。l子程序分兩類：函數(shù)和過(guò)程子程序分兩類：函數(shù)和過(guò)程第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院【例例

3、8-1】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;PACKAGE packexp IS -定義程序包定義程序包 FUNCTION max( a,b : IN STD_LOGIC_VECTOR) -定義函數(shù)首定義函數(shù)首 RETURN STD_LOGIC_VECTOR ; FUNCTION func1 ( a,b,c : REAL ) -定義函數(shù)首定義函數(shù)首 RETURN REAL ; FUNCTION * ( a ,b : INTEGER ) -定義函數(shù)首定義函數(shù)首 RETURN INTEGER ; FUNCTION as2 (SIGNAL in1 ,in

4、2 : REAL ) -定義函數(shù)首定義函數(shù)首 RETURN REAL ; END ;PACKAGE BODY packexp IS FUNCTION max( a,b : IN STD_LOGIC_VECTOR) -定義函數(shù)體定義函數(shù)體 RETURN STD_LOGIC_VECTOR IS BEGIN IF a b THEN RETURN a; ELSE RETURN b; END IF; END FUNCTION max; -結(jié)束結(jié)束FUNCTION語(yǔ)句語(yǔ)句 END; -結(jié)束結(jié)束PACKAGE BODY語(yǔ)句語(yǔ)句 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章

5、 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院 LIBRARY IEEE; - 函數(shù)應(yīng)用實(shí)例 USE IEEE.STD_LOGIC_1164.ALL; USE WORK.packexp.ALL ; ENTITY axamp IS PORT(dat1,dat2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); dat3,dat4 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); out1,out2 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END; ARCHITECTURE bhv OF axamp IS BEGIN out1 =

6、 max(dat1,dat2); -用在賦值語(yǔ)句中的并行函數(shù)調(diào)用語(yǔ)句 PROCESS(dat3,dat4) BEGIN out2 b THEN RETURN a; ELSE RETURN b; END IF; END FUNCTION max; -結(jié)束FUNCTION語(yǔ)句 FUNCTION max( a,b ：IN INTEGER) -定義函數(shù)體 RETURN INTEGER IS BEGIN IF a b THEN RETURN a; ELSE RETURN b; END IF; END FUNCTION max; -結(jié)束FUNCTION語(yǔ)句10.4 VHDL子程序子程序 第第8章章 VHD

7、L結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院FUNCTION max( a,b ：IN BIT_VECTOR) -定義函數(shù)體定義函數(shù)體 RETURN BIT_VECTOR IS BEGIN IF a b THEN RETURN a; ELSE RETURN b; END IF; END FUNCTION max; -結(jié)束結(jié)束FUNCTION語(yǔ)句語(yǔ)句 END; -結(jié)束結(jié)束PACKAGE BODY語(yǔ)句語(yǔ)句. . - 以下是調(diào)用重載函數(shù)以下是調(diào)用重載函數(shù)max的程序的程序： 10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大

8、學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; USE WORK.packexp.ALL； ENTITY axamp IS PORT(a1,b1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0); a2,b2 : IN BIT_VECTOR(4 DOWNTO 0); a3,b3 : IN INTEGER RANGE 0 TO 15; c1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); c2 : OUT BIT_VECTOR(4 D

9、OWNTO 0); c3 : OUT INTEGER RANGE 0 TO 15); END; ARCHITECTURE bhv OF axamp IS BEGIN c1 = max(a1,b1); -對(duì)函數(shù)對(duì)函數(shù)max( a,b ：IN STD_LOGIC_VECTOR)的調(diào)的調(diào)用用 c2 = max(a2,b2); -對(duì)函數(shù)對(duì)函數(shù)max( a,b ：IN BIT_VECTOR) 的調(diào)用的調(diào)用 c3 value:=0101 ; WHEN 0101 = value:=0000 ; WHEN OTHERS = value:=1111 ; END CASE ;END PROCEDURE prg1

10、; 10.4 VHDL10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4.5 VHDL過(guò)程過(guò)程 【例例10-7】 PROCEDURE comp ( a, r : IN REAL; m : IN INTEGER ; v1, v2: OUT REAL) IS VARIABLE cnt : INTEGER ; BEGIN v1 := 1.6 * a ; - 賦初始值賦初始值 v2 := 1.0 ; - 賦初始值賦初始值 Q1 : FOR cnt IN 1 TO m LOOP v2 := v2

11、* v1 ; EXIT Q1 WHEN v2 v1; - 當(dāng)當(dāng)v2 v1，跳出循環(huán)，跳出循環(huán)LOOP END LOOP Q1 ASSERT (v2 v1 ) REPORT OUT OF RANGE - 輸出錯(cuò)誤報(bào)告輸出錯(cuò)誤報(bào)告 SEVERITY ERROR ; END PROCEDURE comp ; 10.4 VHDL10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院【例例10-8】LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;PACKAGE axamp

12、IS -過(guò)程首定義過(guò)程首定義 PROCEDURE nand4a (SIGNAL a,b,c,d : IN STD_LOGIC ; SIGNAL y : OUT STD_LOGIC ); END axamp;PACKAGE BODY axamp IS -過(guò)程體定義過(guò)程體定義 PROCEDURE nand4a (SIGNAL a,b,c,d : IN STD_LOGIC ; SIGNAL y : OUT STD_LOGIC ) IS BEGIN y 實(shí)參表達(dá)式實(shí)參表達(dá)式，形參名形參名=實(shí)參表達(dá)式實(shí)參表達(dá)式)； (1)將將IN和和INOUT模式的實(shí)參值賦給欲調(diào)用的過(guò)程中與它模式的實(shí)參值賦給欲調(diào)用的過(guò)

13、程中與它們對(duì)應(yīng)的形參；們對(duì)應(yīng)的形參；(2)執(zhí)行這個(gè)過(guò)程；執(zhí)行這個(gè)過(guò)程；(3)將過(guò)程中將過(guò)程中OUT和和INOUT模式的形參值返回給對(duì)應(yīng)的實(shí)模式的形參值返回給對(duì)應(yīng)的實(shí)參。參。 10.4 VHDL10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院8.3 VHDL8.3 VHDL子程序子程序 8.3.7 子程序調(diào)用語(yǔ)句子程序調(diào)用語(yǔ)句 1.過(guò)程調(diào)用過(guò)程調(diào)用 【例例10-10】PACKAGE data_types IS - 定義程序包定義程序包SUBTYPE data_element IS INTEGER

14、 RANGE 0 TO 3 ；- 定義數(shù)據(jù)類型定義數(shù)據(jù)類型TYPE data_array IS ARRAY (1 TO 3) OF data_element;END data_types；USE WORK.data_types.ALL; -打開(kāi)以上建立在當(dāng)前工作庫(kù)的程序包打開(kāi)以上建立在當(dāng)前工作庫(kù)的程序包data_typesENTITY sort IS PORT ( in_array : IN data_array ; out_array : OUT data_array);END sort; ARCHITECTURE exmp OF sort IS BEGIN PROCESS (in_arra

15、y) - 進(jìn)程開(kāi)始，設(shè)進(jìn)程開(kāi)始，設(shè)data_types為敏感信號(hào)為敏感信號(hào) PROCEDURE swap(data : INOUT data_array; - swap的形參名為的形參名為data、low、high low, high : IN INTEGER ) IS VARIABLE temp : data_element ; BEGIN - 開(kāi)始描述本過(guò)程的邏輯功能開(kāi)始描述本過(guò)程的邏輯功能 IF (data(low) data(high) THEN - 檢測(cè)數(shù)據(jù)檢測(cè)數(shù)據(jù) temp := data(low) ; data(low) := data(high); data(high) :=

16、temp ; END IF ； END swap ; - 過(guò)程過(guò)程swap定義結(jié)束定義結(jié)束 VARIABLE my_array : data_array ; - 在本進(jìn)程中定義變量在本進(jìn)程中定義變量my_array BEGIN - 進(jìn)程開(kāi)始進(jìn)程開(kāi)始 my_array := in_array ; - 將輸入值讀入變量將輸入值讀入變量 swap(my_array, 1, 2); - my_array、1、2是對(duì)應(yīng)于是對(duì)應(yīng)于data、low、high的實(shí)參的實(shí)參 swap(my_array, 2, 3); - 位置關(guān)聯(lián)法調(diào)用，位置關(guān)聯(lián)法調(diào)用， 第第2、第、第3元素交換元素交換 swap(my_arr

17、ay, 1, 2); - 位置關(guān)聯(lián)法調(diào)用，位置關(guān)聯(lián)法調(diào)用， 第第1、第、第2元素再次交換元素再次交換 out_array = my_array ; END Process ;ENDexmp; 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院2函數(shù)調(diào)用函數(shù)調(diào)用 函數(shù)調(diào)用與過(guò)程調(diào)用是十分相似的，不同之處函數(shù)調(diào)用與過(guò)程調(diào)用是十分相似的，不同之處是，調(diào)用函數(shù)將返還一個(gè)指定數(shù)據(jù)類型的值，函數(shù)是，調(diào)用函數(shù)將返還一個(gè)指定數(shù)據(jù)類型的值，函數(shù)的參量只能是輸入值。的參量只能是輸入值。 10.4 VHDL10.4 VHDL子程序子程序 第第8章章

18、 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4 VHDL10.4 VHDL子程序子程序 10.4.7 RETUREN語(yǔ)句語(yǔ)句RETUREN;RETURN 表達(dá)式表達(dá)式; 前者用于結(jié)束過(guò)程，并沒(méi)有返回值，后者用于前者用于結(jié)束過(guò)程，并沒(méi)有返回值，后者用于函數(shù)，有返回值。函數(shù)，有返回值。第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4.8 并行過(guò)程調(diào)用語(yǔ)句并行過(guò)程調(diào)用語(yǔ)句 過(guò)程名過(guò)程名(關(guān)聯(lián)參量名關(guān)聯(lián)參量名); 【例例10-14】.PROCEDUREad

19、der(SIGNALa,b:INSTD_LOGIC;-過(guò)程名為過(guò)程名為adderSIGNALsum:OUTSTD_LOGIC);.adder(a1，b1，sum1);-并行過(guò)程調(diào)用并行過(guò)程調(diào)用.-在此，在此，a1、b1、sum1即為分別對(duì)應(yīng)于即為分別對(duì)應(yīng)于a、b、sum的關(guān)聯(lián)參量名的關(guān)聯(lián)參量名PROCESS(c1，c2);-進(jìn)程語(yǔ)句執(zhí)行進(jìn)程語(yǔ)句執(zhí)行BEGINAdder(c1，c2，s1);-順序過(guò)程調(diào)用，在此順序過(guò)程調(diào)用，在此c1、c2、s1即為分別對(duì)即為分別對(duì)ENDPROCESS;-應(yīng)于應(yīng)于a、b、sum的關(guān)聯(lián)參量名的關(guān)聯(lián)參量名10.4 VHDL10.4 VHDL子程序子程序 第第8章章 V

20、HDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4.8 并行過(guò)程調(diào)用語(yǔ)句并行過(guò)程調(diào)用語(yǔ)句 【例例10-15】PROCEDUREcheck(SIGNALa:INSTD_LOGIC_VECTOR;-在調(diào)用時(shí)在調(diào)用時(shí)SIGNALerror:OUTBOOLEAN)IS-再定位寬再定位寬VARIABLEfound_one:BOOLEAN:=FALSE;-設(shè)初始值設(shè)初始值BEGINFORiINaRANGELOOP-對(duì)位矢量對(duì)位矢量a的所有的位元素進(jìn)行循環(huán)檢測(cè)的所有的位元素進(jìn)行循環(huán)檢測(cè)IFa(i)=1THEN-發(fā)現(xiàn)發(fā)現(xiàn)a中有中有1IFfound_

21、oneTHEN-若若found_one為為TRUE，則表明發(fā)現(xiàn)了一個(gè)以上的，則表明發(fā)現(xiàn)了一個(gè)以上的1ERROR=TRUE;-發(fā)現(xiàn)了一個(gè)以上的發(fā)現(xiàn)了一個(gè)以上的1，令，令found_one為為TRUERETURN;-結(jié)束過(guò)程結(jié)束過(guò)程ENDIF;Found_one:=TRUE;-在在a中已發(fā)現(xiàn)了一個(gè)中已發(fā)現(xiàn)了一個(gè)1EndIF;EndLOOP;-再測(cè)再測(cè)a中的其他位中的其他位error=NOTfound_one;-如果沒(méi)有任何如果沒(méi)有任何1被發(fā)現(xiàn)，被發(fā)現(xiàn)，error將被置將被置TRUEENDPROCEDUREcheck；10.4 VHDL10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)

22、礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10.4.8 并行過(guò)程調(diào)用語(yǔ)句并行過(guò)程調(diào)用語(yǔ)句 .CHBLK：BLOCKSIGNALs1:STD_LOGIC_VECTOR(0TO0);-過(guò)程調(diào)用前設(shè)定位矢尺寸過(guò)程調(diào)用前設(shè)定位矢尺寸SIGNALs2:STD_LOGIC_VECTOR(0TO1);SIGNALs3:STD_LOGIC_VECTOR(0TO2);SIGNALs4:STD_LOGIC_VECTOR(0TO3);SIGNALe1,e2,e3,e4:Boolean;BEGINCheck(s1,e1);-并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名

23、為s1、e1Check(s2,e2);-并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為s2、e2Check(s3,e3);-并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為s3、e3Check(s4,e4);-并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為并行過(guò)程調(diào)用，關(guān)聯(lián)參數(shù)名為s4、e4ENDBLOCK;.對(duì)對(duì)4個(gè)不同位寬的位矢量信號(hào)利用上個(gè)不同位寬的位矢量信號(hào)利用上述過(guò)程進(jìn)行檢測(cè)的并行過(guò)程調(diào)用程序述過(guò)程進(jìn)行檢測(cè)的并行過(guò)程調(diào)用程序10.4 VHDL10.4 VHDL子程序子程序 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院10

24、.5 VHDL10.5 VHDL程序包程序包回顧：庫(kù)的種類回顧：庫(kù)的種類 1. IEEE庫(kù)庫(kù) 2. STD庫(kù)庫(kù) 3. WORK庫(kù)庫(kù) 4. VITAL庫(kù)庫(kù) 第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院 LIBRARY 庫(kù)名；庫(kù)名； USE 庫(kù)名庫(kù)名.程序包名程序包名.ALL ； LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.STD_ULOGIC ;USE IEEE.STD_LOGIC_1164.RISING_EDGE ; USE WORK.std_logic_1164.ALL； 10.5 VHDL10.5 VHDL程序包程序包回顧：庫(kù)的使用回顧：庫(kù)的使用第第8章章 VHDL結(jié)構(gòu)結(jié)構(gòu)中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院中國(guó)礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院第10章 礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院礦業(yè)大學(xué)計(jì)算機(jī)學(xué)院定義程序包的一般語(yǔ)句結(jié)構(gòu)如下：定義程序包的一般語(yǔ)句結(jié)構(gòu)如下： PACKAGE 程序包名程序包名 IS - 程序包首程序包首 程序包首說(shuō)明部分程序包首說(shuō)明部分 END 程序包名程序包名; PACKAGE BODY 程序包名程序包名 IS - 程序包體程序包體 程序包體說(shuō)明部分以及包體內(nèi)程