1、EDA技術(shù)實(shí)踐課程設(shè)計(jì)課 程 EDA技術(shù)實(shí)踐課程設(shè)計(jì) 題 目 六十進(jìn)制計(jì)數(shù)器 院 系 電氣信息工程學(xué)院電氣系 專(zhuān)業(yè)班級(jí) 學(xué)生姓名 學(xué)生學(xué)號(hào) 指導(dǎo)教師 2014年 7月 25日EDA技術(shù)實(shí)踐課程設(shè)計(jì)任務(wù)書(shū)課程 EDA技術(shù)實(shí)踐課程設(shè)計(jì) 題目 六十進(jìn)制計(jì)數(shù)器 專(zhuān)業(yè) 姓名 學(xué)號(hào) 主要內(nèi)容：利用QuartusII設(shè)計(jì)一個(gè)六十進(jìn)制計(jì)數(shù)器。該電路是采用整體置數(shù)法接成的六十進(jìn)制計(jì)數(shù)器。首先需要兩片74160接成一百進(jìn)制的計(jì)數(shù)器，然后將電路的59狀態(tài)譯碼產(chǎn)生LD=0信號(hào)，同時(shí)加到兩片74160上，在下一個(gè)計(jì)數(shù)脈沖（第60個(gè)計(jì)數(shù)脈沖）到達(dá)時(shí)，將0000同時(shí)置入兩片74160中，從而得到六十進(jìn)制計(jì)數(shù)器。主要要求如下

2、：（1）每隔1個(gè)周期脈沖，計(jì)數(shù)器增1；（2）當(dāng)計(jì)數(shù)器遞增到59時(shí)，進(jìn)位端波形發(fā)生跳變，說(shuō)明計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)，之后計(jì)數(shù)器會(huì)自動(dòng)返回到00并重新計(jì)數(shù)；（3）本設(shè)計(jì)主要設(shè)備是兩片74160同步十進(jìn)制計(jì)數(shù)器，時(shí)鐘信號(hào)通過(guò)建立波形文件得以提供。主要參考資料：1 朱正偉.EDA技術(shù)及應(yīng)用M.第2版.北京：清華大學(xué)出版社，2013.2 李國(guó)洪.EDA技術(shù)與實(shí)驗(yàn)M.北京：機(jī)械工業(yè)出版社，2009.3 陳忠平，高金定，高見(jiàn)芳.基于QuartusII的FPGA/CPLD設(shè)計(jì)與實(shí)踐M.北京：電子工業(yè)出版社，2010.4 楊頌華.數(shù)字電子技術(shù)基礎(chǔ)M.第2版.西安：西安電子科技大學(xué)出版社，2009.5 閻石.數(shù)字電子

3、技術(shù)基礎(chǔ)M.第5版.北京：高等教育出版社，2006.6 康華光.電子技術(shù)基礎(chǔ)：數(shù)字部分M.北京：高等教育出版社，2000.完成期限 2014.7.212014.7.25 指導(dǎo)教師 專(zhuān)業(yè)負(fù)責(zé)人 2014年 7 月18日目錄1 設(shè)計(jì)12 方案選擇與電路原理圖的設(shè)計(jì)12.1 單元電路一：十進(jìn)制計(jì)數(shù)器電路（個(gè)位）22.2 單元電路二：十進(jìn)制計(jì)數(shù)器（十位）32.3 單元電路三：置數(shù)與進(jìn)位電路33 元件選取與電路圖的繪制43.1 元件選取43.2 電路圖的繪制44 編譯設(shè)計(jì)文件55 仿真設(shè)計(jì)文件66 總結(jié)10參考文獻(xiàn)11電工電子仿真實(shí)踐課程設(shè)計(jì)（報(bào)告）1 設(shè)計(jì)六十進(jìn)制計(jì)數(shù)器的功能要求：（1）每隔1個(gè)周期脈

4、沖，計(jì)數(shù)器增1；（2）當(dāng)計(jì)數(shù)器遞增到59時(shí)，進(jìn)位端波形發(fā)生跳變，說(shuō)明計(jì)數(shù)器產(chǎn)生進(jìn)位信號(hào)，之后計(jì)數(shù)器會(huì)自動(dòng)返回到00并重新計(jì)數(shù)；（3）本設(shè)計(jì)主要設(shè)備是兩片74160同步十進(jìn)制計(jì)數(shù)器，時(shí)鐘信號(hào)通過(guò)建立波形文件得以提供。圖1.1 同步十進(jìn)制計(jì)數(shù)器打開(kāi)QuartusII軟件，建立一個(gè)項(xiàng)目文件，以畫(huà)原理圖為設(shè)計(jì)方法，再新建一個(gè)block文件：點(diǎn)擊New，在Device Design Files標(biāo)簽下選擇第二項(xiàng)，點(diǎn)擊OK。2 方案選擇與電路原理圖的設(shè)計(jì)十進(jìn)制計(jì)數(shù)器（個(gè)位）十進(jìn)制計(jì)數(shù)器（十位）進(jìn)位置數(shù)時(shí)鐘脈沖使用具有一定頻率的時(shí)鐘信號(hào)作為計(jì)數(shù)器的時(shí)鐘脈沖作為同步控制信號(hào)，整體電路通過(guò)兩片74160與其他門(mén)電

5、路輔助等單元電路構(gòu)成以實(shí)現(xiàn)置數(shù)進(jìn)位功能。圖2.1為六十進(jìn)制計(jì)數(shù)器的總體電路原理框圖。圖2.1 電路原理框圖2.1 單元電路一：十進(jìn)制計(jì)數(shù)器電路（個(gè)位）本電路采用74160作為十進(jìn)制計(jì)數(shù)器，它是一個(gè)具有異步清零、同步置數(shù)、可以保持狀態(tài)不變的十進(jìn)制上升沿計(jì)數(shù)器。每輸入10個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器便工作一個(gè)循環(huán)，并且在進(jìn)位端RCO產(chǎn)生一個(gè)進(jìn)位輸出信號(hào)。其功能表如表2-1所示，連接方式如圖2.2所示。此片工作時(shí)進(jìn)位端RCO在沒(méi)有進(jìn)位時(shí)RCO=0，因此第二片ENPENT0，第二片不工作。表2-1 同步十進(jìn)制計(jì)數(shù)器功能表CLKRDLDENPENT工作狀態(tài)0置零10預(yù)置數(shù)1101保持110保持1111計(jì)數(shù)在新建好

6、的block文件的圖形編輯窗口中雙擊鼠標(biāo)，或點(diǎn)擊圖中“符號(hào)工具”按鈕，或者選擇菜單Edit下的Insert Symbol命令，即可對(duì)元件進(jìn)行選擇。選擇元件庫(kù)中的othersmaxplus274160。點(diǎn)擊工具欄中Orthogonal Node Tool按鈕便可以對(duì)端子間進(jìn)行連線(xiàn)，其中值得注意的是，點(diǎn)擊工具欄中Orthogonal Bus Tool按鈕可以通過(guò)總線(xiàn)進(jìn)行連接，如圖2.2中四個(gè)輸出端QA、QB、QC、QD可以通過(guò)一根總線(xiàn)連接但可表示四位輸出，而輸出符號(hào)Output的Pin name應(yīng)改為Q03.0。接地時(shí)鐘脈沖高電平接下片置數(shù)端進(jìn)位端，控制下片ENP、ENT端輸出端，利用總線(xiàn)接Inp

7、ut輸出符號(hào)圖2.2十進(jìn)制計(jì)數(shù)器電路（個(gè)位）2.2 單元電路二：十進(jìn)制計(jì)數(shù)器（十位）本電路同樣采用74160作為十進(jìn)制計(jì)數(shù)器，如圖2.3所示。當(dāng)?shù)谝黄M(jìn)位端RCO進(jìn)位即RCO=1時(shí)，第二片ENPENT1，第二片開(kāi)始計(jì)數(shù)工作，第一片每計(jì)10個(gè)數(shù)，第二片加1（十位），當(dāng)加到59時(shí)，由輔助門(mén)電路接入置數(shù)端使計(jì)數(shù)器輸出置0000，并重新開(kāi)始循環(huán)。由于第二片（十位）74160輸出端線(xiàn)路并不繁雜，因此本單元電路的四位輸出端可分別直接連接輸出符號(hào)Output，以便于觀察波形。輸出端，接Input輸出符號(hào)接高電平或懸空接上片進(jìn)位端接上片置數(shù)端時(shí)鐘脈沖接地接高電平圖2.3十進(jìn)制計(jì)數(shù)器電路（十位）2.3 單元電路

8、三：置數(shù)與進(jìn)位電路通過(guò)創(chuàng)建波形文件，產(chǎn)生具有一定頻率的時(shí)鐘脈沖提供觸發(fā)信號(hào)，通常稱(chēng)這個(gè)觸發(fā)信號(hào)為時(shí)鐘信號(hào)（CLOCK），記做CLK。當(dāng)系統(tǒng)中有多個(gè)器件需要同時(shí)工作時(shí)，就可以用同一個(gè)CLK信號(hào)作為同步控制信號(hào)，比如本電路中用到的同步十進(jìn)制計(jì)數(shù)器（74160）。在時(shí)鐘脈沖的觸發(fā)作用下，當(dāng)?shù)诙ㄊ唬?4160加到59時(shí)，便由此單元門(mén)電路接入置數(shù)端使計(jì)數(shù)器輸出置0000，并重新開(kāi)始循環(huán)。點(diǎn)擊圖中“符號(hào)工具”按鈕，或者選擇菜單Edit下的Insert Symbol命令，在元件庫(kù)中選擇primitiveslogicnand4和not。其中nand4表示具有四個(gè)輸入端的與非門(mén)，輔助構(gòu)成六十進(jìn)制計(jì)數(shù)器；n

9、ot為非門(mén)，實(shí)現(xiàn)反相功能，并能產(chǎn)生進(jìn)位輸出（高電平）。進(jìn)位信號(hào)計(jì)數(shù)器個(gè)位輸出端計(jì)數(shù)器十位輸出端 圖2.4 置數(shù)與進(jìn)位電路3 元件選取與電路圖的繪制3.1 元件選取元件的選取包括同步十進(jìn)制計(jì)數(shù)器、與非門(mén)、反相器等，具體元件名稱(chēng)、型號(hào)、數(shù)量及用途如表3-1所示。表3-1 元件的選取名稱(chēng)型號(hào)數(shù)量用途同步十進(jìn)制計(jì)數(shù)器741602片聯(lián)成六十進(jìn)制計(jì)數(shù)器四端子與非門(mén)NAND41個(gè)輔助構(gòu)成計(jì)數(shù)器反相器NOT1個(gè)實(shí)現(xiàn)反相（非）的功能3.2 電路圖的繪制首先用兩片74160接成一百進(jìn)制的計(jì)數(shù)器，然后將電路的第59狀態(tài)譯碼產(chǎn)生LD=0信號(hào)，同時(shí)加到兩片74160上，在下一個(gè)計(jì)數(shù)脈沖（第60個(gè)計(jì)數(shù)脈沖）到達(dá)時(shí)，將00

10、00同時(shí)置入兩片74160中，從而得到六十進(jìn)制計(jì)數(shù)器。六十進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖3.1所示，完整原理圖如圖3.2所示。00010203040506070809101112131415 302928272625242322212019181716 3132333435363738394041424344 595857565554535251504948474645圖3.1 狀態(tài)轉(zhuǎn)換圖圖3.2 六十進(jìn)制計(jì)數(shù)器原理圖4 編譯設(shè)計(jì)文件QuartusII編譯器的主要任務(wù)是對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行檢查并完成邏輯綜合，同時(shí)將項(xiàng)目最終設(shè)計(jì)結(jié)果生成器件的下載文件。編譯開(kāi)始前，可以先對(duì)項(xiàng)目的參數(shù)進(jìn)行設(shè)置。編譯完成以后，

11、編譯報(bào)告窗口Compilation Report會(huì)列出項(xiàng)目文件編譯的相關(guān)信息的清單，如編譯的頂層文件名、目標(biāo)芯片的信號(hào)、引腳數(shù)目等等。全編譯的過(guò)程包括分析與綜合（Analysis&Synthesis）、適配（Fitter）、編程（Assembler）、時(shí)序分析（Classical Timing Analysis）這4個(gè)環(huán)節(jié)，而這4個(gè)環(huán)節(jié)各自對(duì)應(yīng)相應(yīng)的菜單命令，而且可以單獨(dú)分步進(jìn)行，也就是分步編譯。編譯工作非常簡(jiǎn)單，單擊快捷菜單中的Start Compilation按鈕，或者單擊菜單欄中ProcessingStart Compilation，即可進(jìn)行編譯操作。編譯成功會(huì)彈出相應(yīng)的對(duì)話(huà)框，內(nèi)容為F

12、ull Compilation was successful，如圖4.1所示。圖4.1 編譯成功5 仿真設(shè)計(jì)文件1、建立波形文件建立波形文件用來(lái)為設(shè)計(jì)產(chǎn)生輸入激勵(lì)信號(hào)。利用QuartusII波形編輯器可以創(chuàng)建矢量波形文件，后綴為.vwf。步驟如下：（1）選擇QuartusII主界面File菜單下的New命令，彈出新建對(duì)話(huà)框（如圖5.1所示）；圖5.1 建立波形文件（2）在新建對(duì)話(huà)框中選擇Other File標(biāo)簽頁(yè)，從中選擇Vector Waveform File， 點(diǎn)擊OK按鈕，則打開(kāi)一個(gè)空的波形編輯器窗口（如圖5.2所示）；圖5.2 空白波形編輯器（3）將波形文件保存，并將原理圖文件和波形文

13、件一并加到項(xiàng)目之下（如圖5.3所示），點(diǎn)擊省略號(hào)按鈕，選擇波形文件和原理圖文件，點(diǎn)擊Add All即可。圖5.3 添加波形文件和原理圖文件2、輸入信號(hào)節(jié)點(diǎn)（1）執(zhí)行Edit菜單中的Insert Node or Bus命令，或者在波形編輯器在編Name列的空白處單擊鼠標(biāo)右鍵彈出Insert Node or Bus對(duì)話(huà)框，如圖5.4所示。圖5.4 添加節(jié)點(diǎn)或總線(xiàn)（1）（2）點(diǎn)擊Insert Node or Bus對(duì)話(huà)框中的Node Finder.按鈕，彈出Node Finder對(duì)話(huà)框，在窗口中添加全部信號(hào)節(jié)點(diǎn)，如圖5.5所示。圖5.5 添加節(jié)點(diǎn)或總線(xiàn)（2）3、編輯輸入信號(hào)右鍵點(diǎn)擊CLKInsert

14、ValueClock即可編輯時(shí)鐘輸入信號(hào)，如圖5.6所示。圖5.6 時(shí)鐘信號(hào)的設(shè)置設(shè)置好時(shí)鐘輸入信號(hào)后，將nRD輸入端設(shè)置為高電平，如圖5.7所示。這是由于本電路使用置數(shù)法實(shí)現(xiàn)功能進(jìn)位，因此必須保證清零端始終接收無(wú)效信號(hào)。圖5.7 清零端的設(shè)置4、仿真波形文件QuartusII軟件中默認(rèn)的是時(shí)序仿真，如果進(jìn)行功能仿真需要先對(duì)仿真進(jìn)行設(shè)置。六十進(jìn)制計(jì)數(shù)器只需時(shí)序仿真即可辨別其設(shè)計(jì)的功能是否滿(mǎn)足要求。仿真過(guò)程的操作非常簡(jiǎn)單，選擇QuartusII主窗口Processing菜單下的Start Simulation命令，或者直接單擊快捷菜單中的Start Simulation按鈕就可以開(kāi)始進(jìn)行仿真工作

15、了，仿真成功就會(huì)出現(xiàn)如圖5.8所示的對(duì)話(huà)框。圖5.8 仿真成功仿真的結(jié)果如圖5.9所示。在時(shí)鐘脈沖的觸發(fā)作用下，可仿真出各個(gè)端子的輸出波形。由時(shí)序圖可看出，若時(shí)鐘輸入脈沖的頻率為f0，則Q00、Q01、Q02、Q03、Q10、Q11、Q12和Q13端輸出脈沖的頻率依次為1/2f0、1/4f0、1/8f0、1/16f0、1/32f0、1/64f0、1/128f0和1/512f0。圖5.9 仿真波形仿真結(jié)果分析：由于本六十進(jìn)制計(jì)數(shù)器的時(shí)鐘脈沖的參數(shù)設(shè)置為周期T=5ns，因此進(jìn)位端在t=28.5ns時(shí)輸出進(jìn)位信號(hào)，邏輯電平發(fā)生跳變，計(jì)數(shù)器在此時(shí)計(jì)數(shù)，如圖5.10所示。圖5.10 計(jì)數(shù)進(jìn)位6 總結(jié)本課

16、程設(shè)計(jì)就六十進(jìn)制計(jì)數(shù)器系統(tǒng)進(jìn)行原理圖設(shè)計(jì)，使用軟件QuartusII進(jìn)行了仿真，驗(yàn)證了設(shè)計(jì)的合理性和可行性。具體內(nèi)容包括：1、設(shè)計(jì)了六十進(jìn)制計(jì)數(shù)器的單元電路和整體電路，包括十進(jìn)制計(jì)數(shù)器單元電路（個(gè)位）、十進(jìn)制計(jì)數(shù)器單元電路（十位）、置數(shù)與進(jìn)位單元電路、整體電路等等，通過(guò)QuartusII平臺(tái)對(duì)數(shù)字電路進(jìn)行設(shè)計(jì)，尤其是時(shí)序邏輯電路當(dāng)中最常用的計(jì)數(shù)器。本課程設(shè)計(jì)也是對(duì)日常生活中經(jīng)常用到的數(shù)字電路邏輯器件六十進(jìn)制計(jì)數(shù)器進(jìn)行設(shè)計(jì)，如一小時(shí)六十分鐘，一分鐘六十秒，只要將本設(shè)計(jì)中的時(shí)鐘脈沖的頻率進(jìn)行更改就可以變成一個(gè)計(jì)時(shí)器了，將時(shí)鐘脈沖頻率改為1Hz，這樣每隔1s計(jì)數(shù)器加1，當(dāng)加到59時(shí)計(jì)數(shù)進(jìn)位，如此完成

17、一個(gè)循環(huán)，然后計(jì)時(shí)重新開(kāi)始，這便是計(jì)時(shí)器的計(jì)時(shí)功能了；2、根據(jù)設(shè)計(jì)任務(wù)指標(biāo)進(jìn)行了相應(yīng)元件選取，包括同步十進(jìn)制計(jì)數(shù)器、與非門(mén)、反相器等等。在設(shè)計(jì)電路和畫(huà)原理圖的過(guò)程當(dāng)中，得到了老師和同學(xué)的幫助，因此在此次課程設(shè)計(jì)當(dāng)中學(xué)到了很多知識(shí)，讓我對(duì)數(shù)字電路的基本器件和它們的工作原理有了更深層次的理解；3、利用QuartusII軟件進(jìn)行了編譯和仿真，仿真結(jié)果表明結(jié)果與理論相匹配；證明本課程設(shè)計(jì)的六十進(jìn)制計(jì)數(shù)器符合基本邏輯功能要求。11電工電子仿真實(shí)踐課程設(shè)計(jì)（報(bào)告）參考文獻(xiàn)1 朱正偉.EDA技術(shù)及應(yīng)用M.第2版.北京：清華大學(xué)出版社，2013.2 李國(guó)洪.EDA技術(shù)與實(shí)驗(yàn)M.北京：機(jī)械工業(yè)出版社，2009.3 陳忠平，高金定，高見(jiàn)芳.基于Quartus II的FPGA/CPLD設(shè)計(jì)與實(shí)踐M.北京：電子工業(yè)出版社，2010.4 楊頌華.數(shù)字電子技術(shù)基礎(chǔ)M.第2版.西安：西安電子科技大學(xué)出版社，2009.5 閻石.數(shù)字電子技術(shù)基礎(chǔ)M.第5版.北京：高等教育出版社，2006.6 康華光.電子技術(shù)基礎(chǔ)：數(shù)字部分M.北京：高等教育出版社