1、12022-3-6周次實驗內容1、2儀器使用、運放基本應用 （16學時） 3單管放大器PSPICE軟件仿真過程（8學時）4、5單管放大器電路安裝、調試與性能參數測量 （16學時）6、7音響放大器設計（4學時）8 （4學時）9、10小規模數字集成電路應用 （16學時）22022-3-6（4學時）17多功能數字鐘設計（24學時）14、15、1613籃球競賽30s定時器設計 （16學時）11、121832022-3-642022-3-61. 集成邏輯門的應用集成邏輯門的應用 6.1.5 實驗任務實驗任務 (p144)2. D觸發器與邏輯門應用電路設計觸發器與邏輯門應用電路設計 6.4.5 設計任務設

2、計任務 設計課題設計課題2 （ p163）52022-3-6從制造工藝分，有從制造工藝分，有TTL、CMOS門兩大類，從邏輯門兩大類，從邏輯功能上分，門電路有哪些主要的類型？功能上分，門電路有哪些主要的類型？門電路有哪些主要參數？如何測試這些參數？門電路有哪些主要參數？如何測試這些參數？在使用門電路時，應該注意哪些問題？在使用門電路時，應該注意哪些問題？門電路輸出端可以直接相連，實現門電路輸出端可以直接相連，實現“線與線與”嗎？嗎？如何給輸入端提供高、低電平？如何給輸入端提供高、低電平？62022-3-66.1.1 TTL門電路的主要參數及使用規則門電路的主要參數及使用規則1. TTL與非門電

3、路的主要參數與非門電路的主要參數2. TTL器件的使用規則器件的使用規則6.1.2 CMOS門電路的主要參數及使用規則門電路的主要參數及使用規則1. CMOS與非門電路的主要參數與非門電路的主要參數2. CMOS器件的使用規則器件的使用規則6.1.3 集成邏輯門的基本應用集成邏輯門的基本應用（以自學為主）（以自學為主）6.1.4 數字電路的調試技術數字電路的調試技術（以自學為主）（以自學為主）72022-3-61. TTL與非門電路的主要參數與非門電路的主要參數 靜態功耗靜態功耗PD: 輸出高電平輸出高電平VOH : 輸出低電平輸出低電平VOL : 扇出系數扇出系數NO :PD 50 mWVO

4、H 3.5 V，為邏輯，為邏輯1；VOL 0.4 V，為邏輯，為邏輯0；NO = IOL/IIS & mA +5V IIS 1k RP 100 +VCC （+5V） + VO0.4V 為合格 mA V & 82022-3-61. TTL與非門電路的主要參數與非門電路的主要參數 平均傳輸延遲時間平均傳輸延遲時間tpd : 直流噪聲容限直流噪聲容限VNH和和VNL :tPLH50%50%50%50%tPHL輸入輸入同相同相輸出輸出tpd= (tPLH+tPHL)/2 tpd的數值很小，一般為幾納秒至幾十納秒。的數值很小，一般為幾納秒至幾十納秒。指輸入端所允許的輸入電壓變化的極限范圍。指輸入端所允許

5、的輸入電壓變化的極限范圍。VNH= VOH minVIH minVNL= VIL maxVOL max92022-3-62. TTL器件的使用規則器件的使用規則電源電壓電源電壓+VCC: 只允許在只允許在+5V10%范圍內，超過范圍內，超過該范圍可能會損壞器件或使邏輯功能混亂。該范圍可能會損壞器件或使邏輯功能混亂。電源濾波電源濾波 TTL器件的高速切換，會產生電流跳變，器件的高速切換，會產生電流跳變，其幅度約其幅度約4mA5mA。該電流在公共走線上的壓降會。該電流在公共走線上的壓降會引起噪聲干擾，因此，要引起噪聲干擾，因此，要盡量縮短地線以減小干擾盡量縮短地線以減小干擾?？稍陔娫炊丝稍陔娫炊瞬?/p>

6、接并接1個個100 F的電容作為低頻濾波及的電容作為低頻濾波及1個個0.01 F0.1 F的電容的電容作為高頻濾波。作為高頻濾波。102022-3-6輸出端的連接輸出端的連接 不允許輸出端直接接不允許輸出端直接接+5V或接地或接地。除。除OC門門和三態和三態(TS)門外，其它門電路的輸出端門外，其它門電路的輸出端不允許并聯使用不允許并聯使用，否，否則，會引起邏輯混亂或損壞器件。則，會引起邏輯混亂或損壞器件。輸入端的連接：輸入端的連接：或門、或非門或門、或非門等等TTL電路的多余的輸入端電路的多余的輸入端只能接地只能接地，不，不能懸空；能懸空； 與門、與非門與門、與非門等等TTL電路的多余輸入端

7、電路的多余輸入端可以懸空可以懸空(相當于相當于接高電平接高電平)，但易受到外界干擾，可將它們接，但易受到外界干擾，可將它們接+VCC或與其它或與其它輸入端并聯使用，輸入端并聯時，從信號獲取的電流將增輸入端并聯使用，輸入端并聯時，從信號獲取的電流將增加。加。高電平輸入高電平輸入輸入端串入輸入端串入1只只1k 10k 電阻與電源連接電阻與電源連接 或直接接電源電壓或直接接電源電壓+VCC低電平輸入低電平輸入輸入端直接接地輸入端直接接地112022-3-61. CMOS與非門電路的主要參數與非門電路的主要參數 電源電壓電源電壓+VDD: +VDD一般在一般在+5V+15V范圍內均可范圍內均可正常工作

8、，并允許波動正常工作，并允許波動10%。靜態功耗靜態功耗PD : 約在微瓦量級。約在微瓦量級。輸出高電平輸出高電平VOH : VOHVDD 0.5V為邏輯為邏輯1。 輸出低電平輸出低電平VOL:VOLVSS+0.5V為邏輯為邏輯0(VSS=0V)。扇出系數扇出系數NO :在工作頻率較低時，扇出系數不受在工作頻率較低時，扇出系數不受限制。但在高頻工作時，由于后級門的輸入電容限制。但在高頻工作時，由于后級門的輸入電容成為主要負載，扇出系數將受到限制，一般成為主要負載，扇出系數將受到限制，一般NO=1020。122022-3-61. CMOS與非門電路的主要參數與非門電路的主要參數 平均傳輸延遲時間

9、平均傳輸延遲時間tpd : CMOS電路的平均傳輸延遲電路的平均傳輸延遲時間比時間比TTL電路的長得多，通常電路的長得多，通常tpd 200ns。直流噪聲容限直流噪聲容限VNH和和VNL : CMOS器件的噪聲容限通器件的噪聲容限通常以電源電壓常以電源電壓+VDD的的30%來估算。來估算。 當當+VDD= +5V時，時，VNH VNL=1.5V，可見，可見CMOS器件的噪聲容限比器件的噪聲容限比TTL電路的要大得多，因此，電路的要大得多，因此，抗干擾能力也強得多。抗干擾能力也強得多。 提高電源電壓提高電源電壓+VDD是提高是提高CMOS器件抗干擾能力器件抗干擾能力的有效措施。的有效措施。132

10、022-3-6l 電源電壓電源電壓+VDD:電源電壓不能接反，規定電源電壓不能接反，規定+VDD接電接電源正極，源正極，VSS接電源負極接電源負極(通常接地通常接地)。6.1.2 CMOS門電路的主要參數及使用規則門電路的主要參數及使用規則 輸出端的連接：輸出端的連接：輸出端不允許直接接輸出端不允許直接接+VDD或地，或地，除三態門外，不允許兩個器件的輸出端連接使用。除三態門外，不允許兩個器件的輸出端連接使用。輸入端的連接：輸入端的連接：輸入信號輸入信號Vi應為應為VSSViVDD，超出該，超出該范圍會損壞器件內部的保護二極管或絕緣柵極，可在范圍會損壞器件內部的保護二極管或絕緣柵極，可在輸入端

11、串接一只限流電阻輸入端串接一只限流電阻(10100 ) k ； 工作速度不高時，允許輸入端并聯使用。工作速度不高時，允許輸入端并聯使用。 多余的輸入端多余的輸入端不能懸空不能懸空，應按邏輯要求接，應按邏輯要求接+VDD或或VSS(地地)；142022-3-6 3. 門電路構成的觸發器門電路構成的觸發器 (a) (b) +5V R 1k vo vO S K 由由 1 到到 2 K 由由 2 到到 1 Q SR Q & 3.3k2 S 5V 74LS00 K 1 2 R & Q 152022-3-6 VCC(5V) Rc 4 130 Rc 2 1.6k Rb2 1.6k T4 T2 T3 T1 A

12、 B Re 2 1k D VC C(5V ) Rc 4 130 Rc 2 1.6 k Rb2 1.6 k T4 T2 T3 T1 A B Re 2 1k D vOHvOLX6.1.3 集成邏輯門的基本應用集成邏輯門的基本應用 為何普通與為何普通與非門的輸出端非門的輸出端不能并聯（線不能并聯（線與）使用？與）使用？162022-3-6 TTL 電路電路 TTL 電路電路 D C B A T1 T2 VCC RP L 6.1.3 集成邏輯門的基本應用集成邏輯門的基本應用 CDABRL A B C D & VCC172022-3-6VOH 4. OC門和三態門和三態(TS)門的應用門的應用 因因OC

13、門輸出端是懸空的，門輸出端是懸空的，使用時一定要在使用時一定要在輸出端與電輸出端與電源源之間接一電阻之間接一電阻RL。 & 5V 74LS00 RL & & VCC 74LS03 & m & n n個個OC門線與驅動門線與驅動TTL門電路門電路IHOHmin OHCCmaxLImnIVVR IIHIIHILIOH182022-3-6 4. OC門和三態門和三態(TS)門的應用門的應用 因因OC門輸出端是懸空的，門輸出端是懸空的，使用時一定要在使用時一定要在輸出端與電輸出端與電源源之間接一電阻之間接一電阻RL。IHOHmin OHCCmaxLImnIVVR VOL & 5V 74LS00 RL

14、& & VCC 74LS03 & m & n n個個OC門線與驅動門線與驅動TTL門電路門電路IILIILILIOLVOHVOHIOHILOLmax OLCCmin LmIIVVR 192022-3-6 A1 C1 1 EN Y1 74LS1251A1C1EN1EN1EN1A2C2A3C3Y1Y2Y3總線6.1.3 集成邏輯門的基本應用集成邏輯門的基本應用 三態三態(TS)(TS)門與普通門電路不同之處在于多了一個門與普通門電路不同之處在于多了一個控制端控制端( (又稱禁止端或又稱禁止端或使能端使能端ENEN) ) 。 將三態緩沖驅動器的將三態緩沖驅動器的輸出端輸出端直接并聯到一條直接并聯到一

15、條公共總線上公共總線上，當它們的，當它們的控制端控制端Ci 輪流為低電平輪流為低電平時，可將各組數據輪流時，可將各組數據輪流地傳送到總線上。地傳送到總線上。 202022-3-61. 集成邏輯門的應用集成邏輯門的應用 6.1.5 實驗任務實驗任務 (p144)2. D觸發器與邏輯門應用電路設計觸發器與邏輯門應用電路設計 6.4.5 設計任務設計任務 設計課題設計課題2 （ p163）212022-3-6Lmin OHCCmaxLIVVR 1. 集成邏輯門的應用：集成邏輯門的應用： P144 對發光二極管：對發光二極管：VF1.5V，IF=2mA進行計算。進行計算。 74LS00 & 5V RD

16、 & & 74LS03 vi D RL vo1 vo2 vo VOHILIIHIOHIF電流電流 IL=2*IIH +IOH+IF 輸出為高電平輸出為高電平VOH時：時：FFmin OHDIVVR 輸出為低電平輸出為低電平VOL時：時：ILOLmax OLCCminL*2IIVVR 74LS00 & 5V RD & & 74LS03 vi D RL vo1 vo2 vo VoLIOLILIIL222022-3-6 D觸發器最常見的觸發方式是觸發器最常見的觸發方式是上升沿觸發上升沿觸發。D觸觸發器的特征方程為發器的特征方程為 Qn+1=Dn 常見的常見的D觸發器有觸發器有雙雙D(74LS74）

17、4D(74LS175) 8D(74LS273) 等等 D觸發器除用來組成觸發器除用來組成計數器計數器、鎖存器鎖存器、移位寄存器移位寄存器等時等時序邏輯電路外，還可用來實現序邏輯電路外，還可用來實現某些特定功能某些特定功能。 74LS74功能表功能表輸輸 入入輸輸 出出預置預置PR消除消除CLR時鐘時鐘CPDQ0110100100不不定定11 11011 001110Q0232022-3-6Q1Q0Y3Y2Y1Y0001110011101101011110111 設計要求（見框圖）：設計要求（見框圖）： 請用請用74LS74和邏輯門設計并組裝一個模和邏輯門設計并組裝一個模4的計數器，時鐘的計數器

18、，時鐘CP為為1Hz； 用邏輯門設計并組裝一個用邏輯門設計并組裝一個“2-4線譯碼器線譯碼器”（見真值表）；（見真值表）； 譯碼器的輸出接發光二極管，每次只允許一只發光管亮，譯碼器的輸出接發光二極管，每次只允許一只發光管亮，使發光二極管輪流發光；使發光二極管輪流發光；3. D觸發器與邏輯門應用電路設計觸發器與邏輯門應用電路設計:模模4計計數數器器2-4線線譯譯碼碼器器12k5 VCPCLRQ1Q0Y3Y2Y1Y02-4線譯碼器真值表線譯碼器真值表問題問題1：設計一個模設計一個模4的計數器，需要用幾個的計數器，需要用幾個 D觸發器？觸發器？問題問題2：根據設計框圖，你推測會看到什么根據設計框圖，

19、你推測會看到什么樣的實驗結果？樣的實驗結果？242022-3-61. 集成邏輯門集成邏輯門 信號源用信號源用TTL OUT端子輸出信號；端子輸出信號； 電源（電源（5V），核對無誤，再接入?。?，核對無誤，再接入！ 觀察波形時，示波器用觀察波形時，示波器用直流耦合直流耦合輸入方式；輸入方式； 驗收時，要有驗收時，要有RL、 RD的計算過程的計算過程; 用坐標紙畫出用坐標紙畫出vi、vo、vo1、vo2的波形并標出的波形并標出VOH、VOL的值；的值； 畫出邏輯電路圖（應標上管腳號）畫出邏輯電路圖（應標上管腳號）;252022-3-62. D觸發器與邏輯門應用電路設計觸發器與邏輯門應用電路設計 P163 驗收時，要