1、2018計算機沖刺階段組主講1： 提綱 統考分析沖刺分析 典型習題詳解 2017組 選擇題 天外來客 應用題 極具創新 C語言和IEEE 754 匯編和指令 展望2018目標110分重回江湖 CPU在唱凱歌組-“創新十足”章節題目知識點概念1性能指標數值43定點數和浮點數IEEE754的計算 ，無符號數計算，精度，float和int的特點，溢出，加法器的借位標記CF，左移操作3多體交叉/局部性原理/主存和控存指令2/44尋址方式/指令擴展/匯編語言，CISC特點，指令代碼長度CPU2量流水線/指令流水線數據通路總線1多總線結構IO2IO指令數據傳輸/多重中斷1. 理解單處理器計算機系統中各部件

2、的內部工作原理、組成結構以及相互連接方式，具有完整的計算機系統的整機概念。2. 理解計算機系統層次化結構概念，熟悉硬件與軟件之間的界面，掌握指令集體系結構的基本知識和基本實現方法。3. 能夠綜合運用計算機組成的基本原理和基本方法，對有關計算機硬件系統中的理論和實際問題進行計算、分析，對一些基本部件進行簡單設計；并能對高級程序設計語言（如C語言）中的相關問題進行分析。 沖刺計算機組成與系統結構飛 計算機組 白中英 計算機組 計算機組成與設計 硬件軟件接口 10套模擬題定點運算器硬連線器功能：執行數據運算，功能：按指令及驟控器，管暫存運算數據和中制執行程序PC、IR 和間結果 (值和標志)組成：P

3、C, 提供指令地址信號要提供組成：ALU，執行運算IR, 保存指令內容硬連線和微程序REGS，暫存數據Timing, 給驟信號Flags, 存標志位信息CU, 產生各部件的信號浮點運算器概述微程序器，指令流水線運算器部件器部件功能：保存數據硬件系統五功能數據總線組成:層次結構的器系統入存算出控協同依據指令來動作取指譯碼再執行主存，存正運行的程序數據高速緩存，降低平均時間總線虛存,主存的后援區接口接口主外存設備，以文件形式保存信息器輸入設備輸出設備，光盤，磁帶入出設備屬內器存信息接口總線不可沒傳輸協議合標準3種方式各作為程序數據正用時字位擴展體交叉類總線連整機運算器，算數據暫存運算給標志配套電路

4、選連接一到幾步做件事定點運算器功能：執行數據運算， 暫存運算數據和中間結果 (值和標志)組成：ALU，執行運算REGS，暫存數據Flags, 存標志位信息浮點運算器概述硬連線器數據表示、運算方法數據編碼與檢錯糾錯二十進制轉換整數的原、反、補碼補碼加法與溢出檢查指令的功能、格式 (操作碼、地址碼) 尋址方式(Reg，Mem，IO) 形式地址 有效地址功能：按指令及制執行程序驟控組成：PC, 提供指令地址IR, 保存指令內容(2)(1)Timing, 給驟信號CU, 產生各部件的信號浮點數的表示與運算浮點數的IEEE754標準指令系統實例RISC、CISC微程序器，指令流水線(3)功能：保存器部件

5、數據連接CPU和輸入、輸出設備，數據總線組成: 主存，層次結構的器系統存正運行的程序數據機械與電氣要匹配、連通，識別、緩沖、高速緩存，降低平均時間區總線虛存,主存的后援接口、主器外存設備，以文件形式保存信息，光盤，磁帶狀態 ，中斷請求通用可編程接口輸入設備程序直接方式用于輸入數據信息， 鼠標鍵盤用于輸出計算機內的信息，顯示器打印機傳送地址信號傳送數據信號傳送總線周期與入出操作結束時刻等信號總線類型、結構總線性能總線仲裁、定時總線標準程序中斷方式通道方式(4)直接器方式接口輸出設備運算器部件第一章 計算機系統概述依曼模型沖刺點 1沖刺點 2層次結構性能指標的計算CPU 執行時間（CPU exec

6、ution time）時鐘周期（Clock cycle，Clock tick，Clock） 時鐘頻率（Clock rate，主頻）CPI（Cycle Per Instruction）MIPS （Million Instructions Per Second） MFLOPS（Million floating-point oper per s）例、依曼計算機的特點是（）I.采用二進制II程序III流驅動方式IV 數據流驅動方式A 僅I，IIB 僅 I，II，III C 僅I，II，IV D I，II，III，IV參考：B例、假定M 的時鐘頻率為1.2GHz，某程序P 在M 上的執行時間為12秒鐘。

7、對P優化時，將其所有的乘4 指令都換成了一條左移2 位的指令，得到優化后的程序P。已知在M 上乘法指令的CPI 為5，左移指令的CPI 為2，P 的執行時間是P執行時間的1.2倍，則P 中乘法指令被替換成了左移指令的數量是A100MB 400MC 800MD 200M參考：C1.2Gx（12-12/1.2） /(5-2) = 800M例、假設某M的時鐘頻率為4GHz，用戶程序P在M上的指令條數為8109，其CPI為1.25，則P在M上的執行時間是（）.若在M上從程序P開始啟動到執行結束所需的時間是4秒，則P占用的CPU時間的百分比是（）？AC2.5, 62.5%2.5, 40%B6, 80%D

8、 2,62.5%參考：A第二章 數據的表示和運算沖刺點 1 ：定點數的表示原 補 反 移數（Computer word）定點數（Fixed-point number） 有符號數（Signed number） 無符號數（Unsigned integer）變形補碼（Fours complement）十進制二進制原碼反碼補碼移碼321+00-001001111-011011101110112-101101011100103-111111001010014-100100000補碼定點整數的表示范圍：(含一位符號位) 8(7+1)位定點整數(含一位符號位)最大正數：0，1111111(271=127)；

9、 最小負數：1，0000000(128=27)(n+1)位定點整數(含一位符號位)最大正數：0，1111(2n1)；最小負數：1，0000(2n) 補碼定點小數的表示范圍：(含一位符號位) 8(7+1)位定點整數(含一位符號位)最大正數：0.1111111(127/128=127)；最小負數：1.0000000(1) (n+1)位定點小數(含一位符號位)最大正數：0.1111(12n)；最小負數：1.0000(1)沖刺點 2浮點數IEEE754尾數（mantissa, significand） 階碼（exponent）移碼（excess notation，biased notation）溢出（

10、Overflow） 下溢上溢）規格化數（Normalized number）右規非規格化數零（Machine “0”） 若尾數用補碼并采符號位表示0 01*為規格化浮點數，*為任意值。1 10*0 00*為非規格化浮點數。這兩種情況進行：尾數左移一位，階碼減1。(可能多次)1 11*0 1*為非規格化浮點數。這兩種情況進行右規：尾數右移一位，階碼加1。(僅一次)1 0*浮點數的溢出當浮點數進行向格化階碼減“1”或向右規格化階碼加“1”時，都可能發生溢出情況。浮點數的是否溢出由浮點數的階碼，分為上溢和下溢兩種溢出形式。當階碼由補碼，并以雙符號位表示，下列情形為溢出：當階碼的雙符號位為“0 1”發

11、生上溢，表明浮點數的數值大于最大正數或小于最小負數，此時置“溢出標志”，由CPU的異常處理機制進行處理；當階碼的雙符號位為“1 0”發生下溢，表明浮點數的數值小于最小正數或大于最大負數，此時要置運算結果為浮點數的零。IEEE 754沖刺點 3 編碼BCD碼（Binary Coded Decimal，BCD） 漢字輸入碼 漢字內碼大端方式（Big ）方式（Little ）奇偶校驗（Parity Check）海明碼（Hamming Code）循環冗余校驗CRC（Cyclic Redundancy Check） 8421碼是BCD碼的一種表示形式 奇偶校驗只能檢測，不能糾錯 漢明碼多重奇偶糾錯1位信

12、息位 n 校驗位k2k =n+k+1例：下列四位二進制編碼中，那個無論在8421碼和余3碼中均為碼。A .0010C. 1011B. 0101D. 1101參考：D十進制數8421碼2421碼余3碼0123456789000000010010001101000101011001111000100100000001001000110100101111001101111011110011010001010110011110001001101010111100沖刺點 4計算補碼的運算 移位規則/位擴展浮點數的加減法（1） 對階：小階向大階看齊。（2） 尾數加/減運算（3） 尾數結果規格化 M應滿足：

13、 1/2|M|1（4） 舍入（5） 溢出例、某8位計算機的器按字節編址，如果某字節類型變量對應的存單元的值為1000 0010，那么我們可得出如下結論（A 無法得出結論B 這是一個補碼）C值為130D 這是一個負數參考：A例. 下列關于IEEE754 浮點數格式的敘述中，正確的是（）A.尾數和階碼均用原碼表示B. 尾數用補碼表示、階碼用原碼表示C. 只能表示規格化數D. 可以表示規格化數和非規格化數參考：D非規格化數 全0階碼非0尾數例、下溢指的是（）A運算結果的絕對值小于所能表示的最小絕對值B運算的結果小于C運算的結果小于所能表示的最小負數所能表示的最小正數D運算結果的最低有效位產生的錯誤參

14、考A例、在浮點數原碼運算時，判定結果為規格化數的條件是（）。A.階的符號位與尾數的符號位不同B尾數的符號位與最高數值位相同C尾數的符號位與最高數值位不同D尾數的最高數值位為1參考D例、在定點運算器中，無論采電路，它一般用（ ）來實現。符號位還是單符號位，必須有溢出A.B.與非門或非門C. 異或門D. 與或非門參考：C例、以下是兩段C語言代碼，函數arith( )是直接用C語言寫的，而optarith( )是對arith( )函數以某個確定的M和N編譯生成的代碼反編譯生成的。根據optarith( )，可以推斷函數arith( ) 中M和N的值各是多少？int optarith ( int x,

15、int y)#define#defineMNintt = x;intarith (int x, int y)x = 4;x - = t;if ( y 2;intresult = 0 ;y += 3;result = x*M + y/N;return result;return x+y;此處考慮 y=-1M=15 N=4-10例、假定一臺32位字長的中帶符號整數用補碼表示，浮點數用IEEE754標準表示，寄存器R1和R2的內容分別為R1：0000108BH，R2：8080108BH。不同指令對寄存器進行不同的操作，因而，不同指令執行時寄存器內容對應的真值不同。假定執行下列運算指令時，操作數為寄存

16、器R1和R2的內容，則R1和R2中操作數的真值分別為多少？（1） 符號數加法指令（2） 帶符號整數乘法指令（3） 單精度浮點數減法指令R1 = 0000108BH = 0000 0000 0000 0000 0001 0000 1000 1011bR2 = 8080108BH = 1000 0000 1000 0000 0001 0000 1000 1011b（1）對于無符號數加法指令，R1和R2中是操作數的無符號數表示，因此， 其真值分別為R1：108BH, R2：8080108BH。（2）對于帶符號整數乘法指令，R1和R2中是操作數的帶符號整數補碼表示，由最可知， R1為正數， R2為負數

17、。、R1的真值為+108BH,R2的真值為(0111 1111 0111 1111 1110 1111 0111= 7F7FEF75H。0100b + 1b)（3）對于單精度浮點數減法指令，由R1中的內容可知，其符號位為0，表示其為正數，階碼為0000 0000，尾數部分為000 0000 0001 0000 1000 1011，故其為非規格化浮點數，指數為126，尾數中沒有隱藏的1，用十六進制表示尾數為+0.002116H，故R1表示的真值為+0.002116H 2-126。由R2中的內容可知，其符號位為1，表示其為負數，階碼為0000 0001， 尾數部分為000 0000 0001 00

18、00 1000 1011，故其為規格化浮點數，指數為1127 = 126，尾數中有隱藏的1，用十六進制表示尾數為1.002116H，故R2表示的真值為1.002116H 2 -126習題1. 若X-0.1110，Y-0.1101，采用原碼一位乘法運算求XY=? 給出計算過程。2若X-0.1101,Y-0.1011 試利用補碼Booth算法（比較法）求XY？ 給出計算過程。3 若X-0.1101,Y-0.0111 試利用原碼加減交替算法，求X/Y？ 給出計算過程。第三章器的層次結構器的層次結構(1)(2) Cache(3) 虛擬器 TLB例、虛擬地址為32位,物理地址為24位,頁大小為4 KB；

19、TLB采用全相聯；Cache數據區大小為64 KB，按4相聯方式組織，主存塊大小為64B沖刺點 1：概念容量=1)容量：單元個數(M)字長(N)，即(MN)的描述形式。 M與地址線位數相關，N與數據線位數相關。例1：主存容量64K16位，問：主存的地址線和數據線的位數至少是多少位：參考：M=64K，64K=216，地址線=16位；N=16，數據線=16位。例2：主存容量4MB，同方式編址，字長32(4B)位，若主存分別按字節和字兩種不問：地址線和數據線的位數分別是多少位？參考：按字節編址，M=4MB=222，地址線=22位；數據線=32位。字長32位，即N=32，按字編址，字長32位=4B，M

20、=4MB/4B=1M字=220，地址線=20位；字長32位，即N=32，數據線=32位。例3：某計算機片組成32MB的主器按字節編址，主存容量為64MB，現用4M8位芯器，則器地址寄存器的位數至少多少位？參考：按字節編址，主存容量64MB=226，地址線=26位，無論當前器(只有32MB)如何址寄存器的位數至少26位.，該主存都需要26位地址，因此，器地2)周期(Tm)：連續兩次完成讀或寫操作所需最短時間3) 帶寬(數據傳輸率Bm)：器在連續時的數據傳輸率Bm = W / Tm( B / S)沖刺點 2 ：DRAM數據輸入線和數據輸出線是的；有讀寫信號WE，而沒有片選信號CS，一般用行地址選通

21、信號RAS代替CS信號；行、列兩個地址鎖存器。地址線只引出一半，由行地址信號RAS和列地址選通信號CAS在時間上先后錯開進行復用；例、某DRAM，容量為64K1。問：除電源線，公共端線和刷新線外，該最小引腳數目是多少？參考：容量為64K1，64K = 216，地址線應為16位，但只需引出一半，所以地址線引腳數為8；數據輸入線和數據輸出線是的，所以數據線引腳數為2；讀寫信號WE；行地址信號RAS和列地址選通信號CAS。所以該最小引腳數目是8+2+1+2=13。DRAM的刷新方式有三種： 集中式刷新方式：存在死時間 分散式刷新方式：刷新頻繁，影響速度 異步式刷新方式：上兩種方式結合，刷新信號周期

22、= 2ms行數例、某DRAM器采用6464結構(即64行64列)，周期為250ns，每一次刷新操作需要150ns，問：用于刷新的實際時間為多少？采用異步式刷新方式刷新信號周期周期是多少？參考：刷新的實際時間= 64 (250+150)= 256ms刷新信號周期= 2ms64 = 31.25s，可取為30s(注意：只能取小)沖刺點 3：器擴展(1) 滿足容量要求前提下，ROM、RAM 片種類少、數量少，建議畫出各個分區片；空間的規格盡量統一、芯空間的示意圖，以便合理選擇芯(2) 選擇片選的基本分區，方式力求簡單，如采用位擴展比字擴展簡單，片選信號個；(3) 按位擴展方法畫出每組邏輯圖連接數據線連

23、接片內地址；(4) 進行字擴展，確定片選地址并進行譯碼譯碼器輸出(片選信號)連接到對應的片選端；(5) 連接其它線(如寫命令WE、器讀寫命令MREQ等)。例1：用4K4位的RAM組成容量為16K8位的器。(1) 求所需的數(2) 畫出器與CPU連接的邏輯結構圖(3) 寫出片選信號的邏輯表(1) 求數：16K8 / 4K4= 42=8；的組數=4組(22 組，片選地址為=2位)，每組的片數=2片/組器容量為16K8(地址線14位)，此片選地址為14-12=2位。容量為4K8(地址線12位)，因(2)器與CPU連接的邏輯結構圖如下（3）片選信號的邏輯表沖刺點 4：雙口RAM和多模塊器t順序 = x

24、Tt= T + ( x -1)t = T ( x + n -1)交叉n例. 一個八體低位交叉器，每個體的容量為256Mx64 位，若每的周期為80ns，那么該器能提供的最大帶寬是（）A.426.67MB/sB. 800MB/sC. 213.33MB/sD. 400MB/s參考：B例某計算機主存按字節編址，由4個64M8位的DRAM采用交叉編址方式，并與寬度為32位的器總線相連，主存每次最多讀寫32位數據。若double型變量x的主存地址為804 001AH，則x需要的A1 C3 參考周期數是B2 D4：C沖刺點 5：Cache-主存-外存三級系統層次結構（1）兩級層次的等效時間TA根據主存的啟

25、動時間：H：CPU產生的邏輯地址能在M1中到的概率假設Cache和主存是同時啟動的，TA=HTA1+(1H)TA2假設Cache不命中時才啟動主存，TA=HTA1+(1H)(TA1+TA2)=TA1+(1H)TA2（2）Cache 地址映像方法直接映像、全相聯映像、組相聯映像替換策略 隨機數法、先入先出法(FIFO)和最近最少使用更新策略 寫直達法和回寫法。RU)直接映像全相聯映像組相聯映像（3）Cache 容量陣列和地址陣列兩部分容量陣列容量就是Cache體的容量； 地址陣列包括標記(TAG)、寫特征位、有效位和替換算法的各部分之和。位例. 一個八相聯Cache 共塊，主存共有8192 塊，

26、每塊64 個字節，那么主存地址的標記x、組號y、和z 塊內地址分別是（）A.B.C.D.x=4, y=3, z=6x=1, y=6, z=6x=10，y=3， z=6 x=7 ，y=6 ， z=6參考：C例：假定主存地址為32位，按字節編址，主存與Cache之間采用直接映像方式，主存塊大小為1個字，每字32位，寫操作采用回寫法和隨機替換策略，則能存放32K字數據的Cache容量至少應有多少位？主存按字節編址，主存容量=232B4B=230字主存塊數M=230字1字=230(塊)Cache塊數C=32K字1字=32K(塊)=215(塊) 主存區數(標記)T=230(塊) 215(塊)=215(區

27、) 能存放32K字數據的Cache容量=32K32位主存區號（標記）=15位作為標志、設置1位“有效位”、由于寫操作采用回寫法，需設置1位“寫特征位”、由于采用隨機替換策略，Cache有32K塊，至少需要15位來產生32K個Cache塊號的隨機數。這樣Cache的每一塊對應的一個標記單元位數=1511+15=32位能存放32K字數據的Cache總容量=3232K3232K=2048K位例： 某機主存容量16MB，4相連的Cache 容量16KB，每個數據塊為256B。已知Cache中第二組(組地址為2)的4 塊已裝入，相應TAG 內容如下表。CPU 將依次030210H。主存的單元地址0202

28、81H、010249H、030391H、(1) 說明Cache 結構，給出主存、Cache 的地址格式；(2) 上述4 個主存單元中的數據哪些能從Cache 的組2 中讀出，若能，給出實際的Cache 地址。（1）主存塊數：M=16MB/256B=224/28=216 = 64K(塊)； m=16Cache 塊數：C= 16KB/256B= 214/28 =26=64(塊)； c=8 Cache 是4相聯，每組4 塊；R=4=22=2r；r=2 Cache 組數Q=64 塊/(4 塊/組)=16(組)=24(組)；q= 4 地址1：020 2 81H，與塊表比較，命中1 號塊，Cache 地址

29、為1 2 81H =01 0010 10000001B； 地址2：010 2 49H，與塊表比較，命中0 號塊，Cache 地址為0 2 49H =00 0010 01001001B； 地址3：030 3 91H，與塊表比較，命中2 號塊，該塊為3 組中的塊，不能從2 組中； 地址4：030 2 10H，與塊表比較，命中2 號塊，Cache 地址為2 2 10H =10 0010 00010000B。(4)虛擬器 頁表(慢表)及確定頁表項位數 TLB(快表) 及確定快表項位數 邏輯地址-物理地址-快存地址變換例：設某頁式虛擬系統按字節編址，邏輯地址有36位，頁面大小為16KB，物理地址位數為3

30、2位，頁表中有效位和修改位各占1位、使用位和存取各占2位，而且所有虛擬頁都在使用中。請問：(1) 每個進程的頁表大小至少為多少？(2) 如果所使用快表(TLB)中有256表項，采用2- 表的大小至少為多少？相連Cache實現，則快 頁面大小為16KB，所以頁內地址為14位； 邏輯地址有36位，所以虛頁號地址位數=361422位，即有222(4M)個虛頁； 物理地址32位，所以物理頁號地址的位數=321418位，即有218個實頁； 因此，每個頁表項的位數=11221824位； 所以，每個進程的頁表大小24位4M12MBTLB中有256表項，采用2-號中低7位作為組號，相連，所以分為128組。因此

31、，22位的虛頁高15位用作標記(TAG)，和TLB中對應組中的標記進行比較，中。是否命即TLB中每個頁表項的位數比頁表多了15位的標記，這樣 TLB中每個頁表項的位數241539位快表的大小256399984b1248B第四章指令系統沖刺點 1：尋址方式立即數(立即尋址)：指令中直接給出操作數。隱含尋址：操作數隱含在累加寄存器AC或某個寄存器直接：操作數在指定的寄存器中。單元中。EA = Rn寄存器間接：操作數的地址在指定的寄存器中。 EA =(Rn)器直接：地址碼字段給出的即為操作數的地址。EA = D器間接：地址碼字段給出的為操作數地址的地址。EA =(D)相對尋址：EA = (PC)+

32、D，便于程序浮動。變址尋址：EA = (變址器)+ D，變化量；基準量；數組處理。基址尋址：EA = (基址器)+ D，基準量；變化量；復合尋址方式：一般是將間接尋址方式與變址尋址方式或相對尋址方式結合而形成的尋址方式。 變址間接方式：先變址后間接 間接變址方式：先間接后變址 相對間接方式：先相對后間接 間接相對方式：先間接后相對EA = (變址器)+ D)EA = (變址器)+ (D)EA = (PC)+ D)EA = (PC)+ (D)沖刺點 2：CISC和RISC的基本概念(1)簡化的指令系統：指令、尋址、指令格式少，采用單字長指令。(2) 只有存數、取數指令訪存。(3) 除存數取數指令

33、外，其它指令均采用流水線工作方式，一個時鐘周期完成一條指令。(4) 使用較多的寄存器。(5)采用組合邏輯器。(6)通過精心選擇的指令系統，優化編譯技術，生成優化的指令代碼。例. 在某計算機系統中，己知A為累加器， SP為堆找指示器， Msp 為SP 指示的棧頂單元，如果進棧操作的順序是(A) Msp， (SP)+1SP.那么出棧操作的順序應為（）A.B.(Msp) A, (SP) - 1 SP(Msp) A, (SP) + 1 SPC. (SP) - 1 SP, (Msp) AD. (SP) + 1 SP, (Msp) A參考：C例. (11 分)某計算機字長16 位，主存地址空間大小為64K

34、B ，按字節編址，采字長指令格式，指令各字段定義如題43 圖，其中OP 為固定長度的操作碼字段，Rs和Rd 分別表示源寄存器和目的寄存器，它們可以是任一通用寄存器R0-R7 ，其編號分別為0 、1 、 7 ， Ms 和Md 表示尋址方式，定義見題43表所示.A 可表示原操作數地址、目的操作數地址的偏移量或立即數，其中立即數用補碼表示。請回答下列問題:(1)該計算機的指令系統最多可定義多少條指令?Ms/Md 3位， Rd/Rs 3位，故OP 16-6-6=4位，24=16條(2) 已知ADD、AND 和SAR 指令操作碼分別為0001 、0010 和0011. 則下列指令的碼格式多少?1) AD

35、D R3， R2 ;2) AND R5, R6(R3) + (R2) (R3) ;(R5) (R6) R53) SAR R7, 2 ;(R7) 算術右移2 位R71) ADD R3， R2 ;(R3) + (R2) (R3)0001 010 011 001 010 0000 0000 0000 00002) AND R5, R6 ;(R5) (R6) R50010 001 101 100 110 0000 0100 0000 00003) SAR R7, 2 ;(R7) 算術右移2 位R70011 001 111 0000000 0000 0000 0010(3)如果寄存器R7 的內容為800

36、4H ，那么執行指令SAR R7, 2 后， R7內容為多少? (用十六進制表示).十進制值又為多少?8004H=1000 0000 0000 0100 補碼，算術移位，符號位不變，右移2 位1000 0000 0001 0000十進制，-32752例：某機字長16位，單字長指令的每個地址碼均為6位，采用擴展操作碼：(1) 若有M條二地址指令、N條一地址指令、那么零地址指令有多少條？最多有多少條？(2) 若有M條二地址指令、L條零地址指令、那么一地址指令有多少條？一地址指令最多可有多少條？指令字長16 位，每個地址碼均為6 位。二地址指令的操作碼最多可為4 位；一地址指令的操作碼最多可為10 位；零地址指令的操作碼最多可為16 位。零地址指令可有L條：L =(24-M)*26-N)*26條當二地址指令、一地址指令“1”條時，零地址指令最多有：LMA