六十進制計數器的設計(VHDL)_第1頁
六十進制計數器的設計(VHDL)_第2頁
六十進制計數器的設計(VHDL)_第3頁
六十進制計數器的設計(VHDL)_第4頁
六十進制計數器的設計(VHDL)_第5頁
已閱讀5頁，還剩1頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

實驗六 六十進制計數器的設計一、實驗目的1進一步掌握VHDL語言中元件例化語句的使用2通過本實驗，鞏固利用VHDL語言進行EDA設計的流程二、實驗原理1先分別設計一個六進制和十進制的計數器，并生成符號文件2利用生成的底層元件符號，設計六十進制計數器頂層文件三、實驗步驟（略）四、實驗結果實驗八 六十進制計數器的設計六進制計數器源程序cnt6.vhd：十進制計數器源程序cnt10.vhd：設計兩輸入端與門元件：將要使用的元件包裝入庫：頂 層 文 件 的 設 計方法一：六十進制計數器的頂層文件原理圖CNT60TOP.gdf方法二：使用元件例化語句設計的六十進制計數器源程序cnt60top.vhd：

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論