1、巢湖學(xué)院集成電路CAD課程設(shè)計報告設(shè)計題目： 異或門 專業(yè)班級： 10微電子學(xué) 學(xué) 號： 姓 名： 指導(dǎo)教師： 陳老師 2013年6月20日目 錄一、電路邏輯功能31.1、真值表與表達式31.2、線路圖31.3、符號圖41.4、輸出的T-Spice文件及各項參數(shù)41.5、Spice圖形仿真5二、有關(guān)版圖的設(shè)計52.1、總體版圖52.2、DRC驗證62.3、版圖輸出的T-Spice文件及各項參數(shù)62.4、Spice圖形仿真6三、異或門版圖的LVS驗證7四、異或門版圖設(shè)計問題討論8五、結(jié)論8一、電路邏輯功能1.1、真值表與表達式真值表ABY000011101110邏輯表達式 1.2、線路圖1.3、

2、符號圖1.4、輸出的T-Spice文件及各項參數(shù)1.5、Spice圖形仿真從上圖輸出的Spice仿真可以看出，此原理圖與異或門的基本功能一致，即相同為零，異同為一，符合設(shè)計要求。二、有關(guān)版圖的設(shè)計 2.1、總體版圖（重要步驟為：復(fù)制組件、引用組件、編輯引用組件成XOR2版圖、）2.2、DRC驗證2.3、版圖輸出的T-Spice文件及各項參數(shù)2.4、Spice圖形仿真（見下頁）從上圖輸出的Spice仿真可以看出，此原理圖與異或門的基本功能一致，即相同為零，異同為一，符合設(shè)計要求。三、異或門版圖的LVS驗證四、異或門版圖設(shè)計問題討論 在已知電路原理圖設(shè)計其版圖時，必須根據(jù)所用的工藝設(shè)計規(guī)則，時刻注

3、意版圖同一層上及不同層間的圖形大小及相對位置關(guān)系。為此，需要借助版圖設(shè)計工具在線設(shè)計規(guī)則檢查（DRC）功能來及時發(fā)現(xiàn)存在的問題。五、結(jié)論選取了2輸入異或門電路的同時，我先將其線路圖和版圖畫了一遍有助于在電腦上的操作。在實現(xiàn)了線路圖后從而進行了版圖的設(shè)計。版圖的設(shè)計相對于線路圖來說復(fù)雜一點，但熟能生巧，理解才是硬道理。在畫版圖的時候還是出現(xiàn)了很多操作上的不規(guī)范和細節(jié)的處理不當(dāng)，導(dǎo)致實驗一開始并不順利，不過在同學(xué)的指導(dǎo)糾錯下還是順利將版圖完成并驗證無錯誤。實驗不僅鍛煉了我們的動手能力也讓我們對版圖設(shè)計有了初步的認識。總的來說，實驗還是挺順利的。不管結(jié)果如何，在設(shè)計實驗的過程中至少能學(xué)到很多東西，雖然這次實驗