1、第3章習題參考答案1、設有一個具有20位地址和32位字長的存儲器，問(1) 該存儲器能存儲多少字節的信息？(2) 如果存儲器由512K×8位SRAM芯片組成，需要多少片？(3) 需要多少位地址作芯片選擇？解：(1) 該存儲器能存儲：(2) 需要(3) 用512K´8位的芯片構成字長為32位的存儲器，則需要每4片為一組進行字長的位數擴展，然后再由2組進行存儲器容量的擴展。所以只需一位最高位地址進行芯片選擇。2、已知某64位機主存采用半導體存儲器，其地址碼為26位，若使用4M×8位的DRAM芯片組成該機所允許的最大主存空間，并選用內存條結構形式，問；(1) 若每個內存

2、條為16M×64位，共需幾個內存條?(2) 每個內存條內共有多少DRAM芯片?(3) 主存共需多少DRAM芯片? CPU如何選擇各內存條?解：(1) 共需內存條(2) 每個內存條內共有個芯片(3) 主存共需多少個RAM芯片， 共有4個內存條，故CPU選擇內存條用最高兩位地址A24和A25通過2：4譯碼器實現；其余的24根地址線用于內存條內部單元的選擇。3、用16K×8位的DRAM芯片構成64K×32位存儲器，要求：(1) 畫出該存儲器的組成邏輯框圖。(2) 設存儲器讀/寫周期為0.5S，CPU在1S內至少要訪問一次。試問采用哪種刷新方式比較合理?兩次刷新的最大時間

3、間隔是多少?對全部存儲單元刷新一遍所需的實際刷新時間是多少?解：(1) 用16K×8位的DRAM芯片構成64K×32位存儲器，需要用個芯片，其中每4片為一組構成16K×32位進行字長位數擴展(一組內的4個芯片只有數據信號線不互連分別接D0D7、D8D15、D16D23和D24D31，其余同名引腳互連)，需要低14位地址(A0A13)作為模塊內各個芯片的內部單元地址分成行、列地址兩次由A0A6引腳輸入；然后再由4組進行存儲器容量擴展，用高兩位地址A14、A15通過2：4譯碼器實現4組中選擇一組。畫出邏輯框圖如下。(2) 設刷新周期為2ms，并設16K´8位

4、的DRAM結構是128´128´8存儲陣列，則對所有單元全部刷新一遍需要128次(每次刷新一行，共128行)l 若采用集中式刷新，則每2ms中的最后128´0.5ms=64ms為集中刷新時間，不能進行正常讀寫，即存在64ms的死時間l 若采用分散式刷新，則每1ms只能訪問一次主存，而題目要求CPU在1S內至少要訪問一次，也就是說訪問主存的時間間隔越短越好，故此方法也不是最適合的l 比較適合采用異步式刷新：采用異步刷新方式，則兩次刷新操作的最大時間間隔為，可取15.5ms；對全部存儲單元刷新一遍所需的實際刷新時間為：15.5ms´128=1.984ms；采

5、用這種方式，每15.5ms中有0.5ms用于刷新，其余的時間用于訪存(大部分時間中1ms可以訪問兩次內存)。4、有一個1024K×32位的存儲器，由128K×8位的DRAM芯片構成。問：(1) 總共需要多少DRAM芯片?(2) 設計此存儲體組成框圖。(3) 采用異步刷新方式，如單元刷新間隔不超過8ms，則刷新信號周期是多少?解：(1) 需要片，每4片為一組，共需8組(2) 設計此存儲體組成框圖如下所示。(3) 設該128K´8位的DRAM芯片的存儲陣列為512´256´8結構，則如果選擇一個行地址進行刷新，刷新地址為A0A8，那么該行上的204

6、8個存儲元同時進行刷新，要求單元刷新間隔不超過8ms，即要在8ms內進行512次刷新操作。采用異步刷新方式時需要每隔進行一次，可取刷新信號周期為15.5ms。5、要求用256K×l6位SRAM芯片設計1024K×32位的存儲器。SRAM芯片有兩個控制端：當CS有效時，該片選中。當W/R1時執行讀操作，當W/R=0時執行寫操作。解： ，共需8片，分為4組，每組2片即所設計的存儲器單元數為1M，字長為32，故地址長度為20位（A19A0），所用芯片存儲單元數為256K，字長為16位，故占用的地址長度為18位（A17A0）。由此可用字長位數擴展與字單元數擴展相結合的方法組成組成整

7、個存儲器字長位數擴展：同一組中2個芯片的數據線，一個與數據總線的D15D0相連，一個與D31D16相連；其余信號線公用(地址線、片選信號、讀寫信號同名引腳互連)字單元數擴展：4組RAM芯片，使用一片2:4譯碼器，各組除片選信號外，其余信號線公用。其存儲器結構如圖所示6、用32K×8位的E2PROM芯片組成128K×16位的只讀存儲器，試問：(1) 數據寄存器多少位?(2) 地址寄存器多少位?(3) 共需多少個E2PROM芯片?(4) 畫出此存儲器組成框圖。解：(1) 系統16位數據，所以數據寄存器16位 (2) 系統地址128K217，所以地址寄存器17位 (3)共需，分為

8、4組，每組2片 (4) 組成框圖如下7某機器中，已知配有一個地址空間為0000H3FFFH的ROM區域。現在再用一個RAM芯片(8K×8)形成40K×l6位的RAM區域，起始地為6000H。假設RAM芯片有和信號控制端。CPU的地址總線為A15A0，數據總線為D15D0，控制信號為 (讀/寫)， (訪存)，要求：(1) 畫出地址譯碼方案。(2) 將ROM與RAM同CPU連接。解：(1) 由于RAM芯片的容量是8K×8，要構成40K×16的RAM區域，共需要，分為5組，每組2片；8K=213，故低位地址為13位：A12A0每組的2片位并聯，進行字長的位擴展

9、有5組RAM芯片，故用于組間選擇的譯碼器使用3:8譯碼器，用高3位地址A15A13作譯碼器的選擇輸入信號地址分配情況： 各芯片組各組地址區間A15A14A13138的有效輸出ROM0000H3FFFH000001010RAM16000H7FFFH011RAM28000H9FFFH100RAM3A000HBFFFH101RAM4C000HDFFFH110RAM5E000HFFFFH111注：RAM1RAM5各由2片8K´8芯片組成，進行字長位擴展各芯片組內部的單元地址是A12A0由全0到全1(2) ROM、RAM與CPU的連接如圖：8、設存儲器容量為64M，字長為64位，模塊數m=8，

10、分別用順序和交叉方式進行組織。存儲周期T100ns，數據總線寬度為64位，總線傳送周期，t=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少?解：順序存儲器和交叉存儲器連續讀出m = 8個字的信息總量都是：q = 64位×8 = 512位順序存儲器和交叉存儲器連續讀出8個字所需的時間分別是：t1 = mT = 8×100ns = 8×10-7s t2 = T+(m-1) = 100ns+7×50ns = 450 ns = 4.5×10-7 s順序存儲器和交叉存儲器的帶寬分別是： W1=q/t1=512/(8×10-7)=64

11、5;107位/s W2=q/t2=512/(4.5×10-7)=113.8×107 位/s9、CPU執行一段程序時，cache完成存取的次數為2420次，主存完成存取的次數為80次，已知cache存儲周期為40ns，主存存儲周期為240ns，求cache主存系統的效率和平均訪問時間。解：cache的命中率：主存慢于Cache的倍率：Cache/主存系統的效率：平均訪問時間：10、已知cache存儲周期40ns，主存存儲周期200ns，cache/主存系統平均訪問時間為50ns，求cache的命中率是多少?解：已知cache主存系統平均訪問時間ta=50ns由于所以有11、某

12、計算機采用四體交叉存儲器，今執行一段小循環程序，此程序放在存儲器的連續地址單元中，假設每條指令的執行時間相等，而且不需要到存儲器存取數據，請問在下面兩種情況中（執行的指令數相等），程序運行的時間是否相等。(1) 循環程序由6條指令組成，重復執行80次。(2) 循環程序由8條指令組成，重復執行60次。解：設取指周期為T，總線傳送周期為，每條指令的執行時間相等，并設為t0，存儲器采用四體交叉存儲器，且程序存放在連續的存儲單元中，故取指令操作采用流水線存取方式，兩種情況程序運行的總的時間分別為：(1) t = (T+5+6t0)*80 = 80T+400+480 t0(2) t = (T+7+8t0

13、)*60 = 60T+420+480 t0所以不相等12、一個由主存和Cache組成的二級存儲系統，參數定義如下：Ta為系統平均存取時間，T1為Cache的存取時間，T2為主存的存取時間，H為Cache命中率，請寫出Ta與T1、T2、H參數之間的函數關系式。解：13、一個組相聯cache由64個行組成，每組4行。主存儲器包含4K個塊，每塊128個字。請表示內存地址的格式。解：主存4K個塊，每塊128個字，共有4K´128=219個字，故主存的地址共19位；共4K個塊，故塊地址為12位；每塊128個字，故塊內的字地址為7位Cache有64行，每組4行，共16組，故組號4位，組內頁號2位

14、組相聯方式是組間直接映射，組內全相聯映射方式；所以主存的塊地址被分為兩部分：低4位為在cache中的組號，高8位為標記字段，即19位內存地址的格式如下：tag組號字地址8位4位7位14、有一個處理機，內存容量1MB，字長1B，塊大小16B，cache容量64KB，若cache采用直接映射式，請給出2個不同標記的內存地址，它們映射到同一個cache行。解：Cache共有，行號為12位采用直接映射方式，所以cache的行號i與主存的塊號j之間的關系為：，m為cache的總行數20位的內存地址格式如下：tag行號字地址4位12位4位兩個映射到同一個cache行的內存地址滿足的條件是：12位的行號相同，而4位的標記不同即可，例如下面的兩個內存地址就滿足要求：0000 000000000000 0000=00000H與0001 000000000000 0000=10000H15、假設主存容量16M´32位，cache容量64K´32位，主存與cache之間以每塊4´32位大小傳送數據，請確定直接映射方式的有關參數，并畫出主存地址格式。解：由已知條件可知Ca