1、數字種電路信息學院電子信息工程陳銀云20141060237設計原理及其框圖數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路。多諧振蕩器電路多諧振蕩器電路給數字鐘提供一個頻率1Hz 的信號，可保證數字鐘的走時準確及穩定。時間計數器電路時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成。其中秒個位和秒十位計數器、分個位和分十位計數器為60 進制計數器。而根據設計要求，時個位和時十位計數器為24 進制計數器。譯碼驅動電路譯碼驅動電路將計數器輸出的8421BCD 碼轉換為數碼

2、管需要的邏輯狀態，并且為保證數碼管正常工作提供足夠的工作電流。數字鐘的工作原理多諧振蕩器電路555 定時器與電阻R1、R2，電容C1、C2 構成一個多諧振蕩器，利用電容的充放電來調節輸出V0，產生矩形脈沖波作為時鐘信號，因為是數字鐘，所以應選擇的電阻電容值使頻率為1HZ。時間計數單元六片74LS90 芯片構成計數電路，按時間進制從右到左構成從低位向高位的進位電路，并通過譯碼顯示。在六位LED 七段顯示起上顯示對應的數值。3 校時電源電路當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發計數或將頻率較高的方波信號加到需要校正的

3、計數單元的輸入端，校正好后，再轉入正常計時狀態即可。數字鐘應具有分校正和時校正功能。因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。芯片內部結構及引腳圖 LM555集成塊 74LS90D集成塊各功能塊電路圖1秒脈沖發生器主要由555 定時器和一些電阻電容構成，原理是利用555 定時器的特性，通過電容的充放電使VC 在高、低電平之間轉換。其中555 定時器的高、低電平的門閥電壓分別是2/3VCC 和1/3VCC當電容器充電使VC 的電壓大于2/3VCC 則VC 就為高電平，然而由于反饋作用又會使電容放電。當VC 小于1/3VCC 時，VC 就為低

4、電平。同樣由于反饋作用又會使電容充電。通過555 定時器的這一性質我們就可以通過計算使他充放電的周期剛好為1S這樣我們就會得到1HZ 的信號。 555 定時器組成的脈沖發生器 由于我們要得到1HZ 的信號，所以我們就可以通過555 定時器充放電一次所需的時間的公式。將那時間設為1S，然后設定兩個電阻計算出另外那個電容值.在設定電阻值時我們要記住將電阻值設為比較常用的那種電阻值，得到的電容值也盡可能讓它是比較普遍使用的。這樣就避免了在實際組裝過程中很難買到當初設定的那電阻和計算出 的電容值。在這次設定中我們設定的電阻值RA=10K，RB=62k，C=10uF 經公式： f = 1.43 【 （

5、RA + 2RB ）C 】可得近似為1HZ。利用一個LED 數碼管，一塊74LS90D 連接成一個十進制計數器，電路在晶振的作用下數碼管從09 顯示。見圖5。 利用2 片74LS90D 芯片連接成一個六十進制電路，電路可從059 顯示。第一片74LS90D芯片構成10 進制計數器，第二片74LS90D芯片構成6 進制計數器。74LS90D 具有異步清零功能。在第一片74ls90 構成的十進制計數器中，當第十個脈沖來到時。此時他的四級觸發器的狀態為“1001”。這時他就會自動清零。同時給第二片74ls90 構成的6 進制計數器進一，第六個脈沖進位到來時，此時第二片74ls90 芯片的觸發器的狀態

6、為“0110”，這時QB,QC 均為高電平。將QB 與RO1 相連，將Ro2 與Qc 相連，就會進行異步清零。如此循環就會構成60 進制計數器。 十六進制電路利用2 片74LS90D 芯片構成24 進制計數器。一片構成二進制計數器，一片構成四進制計數器。由于74LS90D 芯片清零是由兩個清零端控制的，所以當第24 個脈沖到來時，第一片74lLS90D芯片的Qc 為高電平。第二片74LS90D 芯片的Qb 為高電平，讓第一片74LS90D 芯片的Qc 與兩片芯片的Ro1 相連.讓第二片74ls90 芯片的QB 與兩片芯片的Ro2 相連。當第24 個脈沖到來時就會進行異步清零。如此循環就會構成24 進制計數器。24進制電路數字鐘電路由于秒信號的精確性和穩定性不可能坐到完全準確無誤，又因為電路中其他的原因數字鐘總會產生走時誤差的現象。所以，電路中就應該有校準時間功能