1、精選優(yōu)質文檔-傾情為你奉上論文題目：PWM比較器電路仿真設計本科生畢業(yè)論文，絕對原創(chuàng)， 2011年06月01日專心-專注-專業(yè)摘 要脈沖寬度調制（PWM）是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中。脈沖寬度調制是一種模擬控制方式，其根據相應載荷的變化來調制晶體管柵極或基極的偏置，來實現開關穩(wěn)壓電源輸出晶體管或晶體管導通時間的改變，這種方式能使電源的輸出電壓在工作條件變化時保持恒定，是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術。本文通過對PWM發(fā)展現狀的了解，在掌握PWM反相器原理的基礎上，比較分析了幾

2、種常見的比較器電路結構，根據PWM中對比較器的性能要求，設計了一種具有高增益和適當帶寬、小的失調電壓、在低功耗情況下具有較短響應時間的比較器；利用集成電路EDA設計軟件，對各子模塊電路進行了參數設計及仿真分析，同時進行了PWM比較器整體電路的仿真，并繪制了整體的電路版圖。本文所設計PWM比較器的增益達80dB以上，總版圖面積為5674um2。關鍵詞PWM；比較器；增益；時延AbstractPWM is in English "Pulse Width Modulation" abbreviation ,It is used digital output of micropro

3、cessor to control of the analog circuit this is a very effective technology,Used for everything from measuring, communications to power control and conversion of many areas.PWM is an analog control method,The changes under the appropriate load modulation transistor gate or base bias,To achieve the s

4、witching power supply output transistors or transistor conduction time change,This approach enables make the power supply output voltage changes in working conditions, constant,It is used digital output to microprocessor to control of the analog circuit a very effective technique.This paper is based

5、 on the PWM comparator Development of understanding.In the control based on PWM principle,Comparative analysis of several common comparator circuit structure,PWM comparator based on performance requirements,Design a suitable bandwidth, high gain and small offset voltage, low power consumption in cas

6、e of a short response time comparator; Using integrated circuit design EDA software, each of sub-module circuit design and simulation parameters,PWM comparator and the overall simulation of the whole circuit.PWM comparator design in this paper gain of up to 100dB.For the overall layout of the drawin

7、g, the total layout areas 5674um2.Keywords PWM; comparator; gain; delay目錄第一章 引言1.1 PWM介紹脈沖寬度調制(PWM)，是英文“Pulse Width Modulation”的縮寫，簡稱脈寬調制，是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中。PWM是一種對模擬信號電平進行數字編碼的方法，可變電阻是通過改變其接入電路的電阻值來控制負載的電流或者電壓值，來達到控制效果，而PWM則是通過數字編碼（調制頻率），對模擬信號電平進行調制來達到控制效果。圖1

8、-1 PWM方式原理圖如圖1-1所示，從輸入端輸入電壓信號和參考電壓信號通過放大器進行放大產生放大信號（但是從放大器輸出的電壓信號通常不穩(wěn)定），這個放大信號與三角波信號發(fā)生器產生的鋸齒波進行比較，產生PWM控制信號，可以通過改變三角波的頻率來實現對PWM信號的控制。PWM比較器通過對兩個輸入電壓進行比較，通常保持一端輸入電壓不變，另一端輸入電壓可以是鋸齒波或正弦波，通過PWM比較器的比較，在輸出端產生高低電平的方波信號，方便于應用，但要求比較器的時延低，增益大等。1.2 PWM的發(fā)展現狀及應用領域隨著工藝的發(fā)展，比較器得到了前所未有的研究和開發(fā)，其性能指標主要有共模輸入范圍、增益、失調電壓、傳

9、輸時延、擺率、帶寬、比較精度等。目前，比較器的研究主要集中在下面兩個方面：降低失調電壓和提高電路速度。MarcH.Cihen、Pamela A等提出了一種可編程的浮柵機構，利用浮柵PFET作為電荷存儲單元，設計出一中可消除失調電壓的非易失性電壓比較器。李彥旭等利用鍺硅BiCMOS級數，設計出了失調電壓為10uV、頻率為10Mhz的動態(tài)高速比較器。還有一種所謂后臺校準級數，在不影響ADC采樣的情況下，通過比較器的二進制輸出反饋校正比較器的失調電壓。吳曉波等人利用兩個寬長比不相等的跳變電壓的比較器，為PWM比較器的研究提出了一種新穎的設計思路1。對于適用與PWM中的比較器的研究，并不是單一的集中在

10、哪個特性上面，而是對所有參數的綜合考慮，目前研究主要是專注于靜態(tài)功耗特性和時延特性上面，畢竟，比較器的增益通過增加放大電路很容易達到很高，一般的失調電壓也很低。如何在高增益條件下取得低時延和低功耗將是研究的重點，也是每個設計研究者所想要達到的目的。脈寬調制(PWM)是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術，廣泛應用在從測量、通信到功率控制與變換的許多領域中。1PWM在模擬電路中的應用模擬電路模擬信號的值可以連續(xù)變化，其時間和幅度的分辨率都沒有限制。9V電池就是一種模擬器件，因為它的輸出電壓并不精確地等于9V，而是隨時間發(fā)生變化，并可取任何實數值。與此類似，從電池吸收的電

11、流也不限定在一組可能的取值范圍之內。模擬信號與數字信號的區(qū)別在于后者的取值通常只能屬于預先確定的可能取值集合之內，例如在0V, 5V這一集合中取值。 模擬電壓和電流可直接用來進行控制，如對汽車收音機的音量進行控制。在簡單的模擬收音機中，音量旋鈕被連接到一個可變電阻。擰動旋鈕時，電阻值變大或變小；流經這個電阻的電流也隨之增加或減少，從而改變了驅動揚聲器的電流值，使音量相應變大或變小。與收音機一樣，模擬電路的輸出與輸入成線性比例。 盡管模擬控制看起來可能直觀而簡單，但它并不總是非常經濟或可行的。其中一點就是，模擬電路容易隨時間漂移，因而難以調節(jié)。能夠解決這個問題的精密模擬電路可能非常龐大、笨重(如

12、老式的家庭立體聲設備)和昂貴。模擬電路還有可能嚴重發(fā)熱，其功耗相對于工作元件兩端電壓與電流的乘積成正比。模擬電路還可能對噪聲很敏感，任何擾動或噪聲都肯定會改變電流值的大小。 2PWM在數字電路中的應用數字控制通過以數字方式控制模擬電路，可以大幅度降低系統(tǒng)的成本和功耗。此外，許多微控制器和DSP已經在芯片上包含了PWM控制器，這使數字控制的實現變得更加容易了。 簡而言之，PWM是一種對模擬信號電平進行數字編碼的方法。通過高分辨率計數器的使用，方波的占空比被調制用來對一個具體模擬信號的電平進行編碼。PWM信號仍然是數字的，因為在給定的任何時刻，滿幅值的直流供電要么完全有(ON)，要么完全無(OFF

13、)。電壓或電流源是以一種通(ON)或斷(OFF)的重復脈沖序列被加到模擬負載上去的。通的時候即是直流供電被加到負載上的時候，斷的時候即是供電被斷開的時候。只要帶寬足夠，任何模擬值都可以使用PWM進行編碼。 大多數負載(無論是電感性負載還是電容性負載)需要的調制頻率高于10Hz。設想一下如果燈泡先接通5秒再斷開5秒，然后再接通、再斷開。占空比仍然是50%，但燈泡在頭5秒鐘內將點亮，在下一個5秒鐘內將熄滅。要讓燈泡取得4.5V電壓的供電效果，通斷循環(huán)周期與負載對開關狀態(tài)變化的響應時間相比必須足夠短。要想取得調光燈(但保持點亮)的效果，必須提高調制頻率。在其他PWM應用場合也有同樣的要求。通常調制頻

14、率為1kHz到200kHz之間。 硬件控制器 許多微控制器內部都包含有PWM控制器。例如，Microchip公司的PIC16C67內含兩個PWM控制器，每一個都可以選擇接通時間和周期。占空比是接通時間與周期之比；調制頻率為周期的倒數。執(zhí)行PWM操作之前，這種微處理器要求在軟件中完成以下工作：設置提供調制方波的片上定時器/計數器的周期，在PWM控制寄存器中設置接通時間 ，設置PWM輸出的方向，這個輸出是一個通用I/O管腳，啟動定時器，使能PWM控制器 雖然具體的PWM控制器在編程細節(jié)上會有所不同，但它們的基本思想通常是相同的。1.3 PWM技術PWM控制的基本原理很早就已經提出，但是受電力電子器

15、件發(fā)展水平的制約，在上世紀80年代以前一直未能實現。直到進入上世紀80年代，隨著全控型電力電子器件的出現和迅速發(fā)展，PWM控制技術才真正得到應用。隨著電力電子技術、微電子技術和自動控制技術的發(fā)展以及各種新的理論方法，如現代控制理論、非線性系統(tǒng)控制思想的應用，PWM控制技術獲得了空前的發(fā)展。到目前為止，已出現了多種PWM控制技術，根據PWM控制技術的特點，到目前為止主要有以下幾種類方法。 1. 等脈寬PWM法VVVF(Variable Voltage Variable Frequency)裝置在早期是采用PAM(Pulse Amplitude Modulation)控制技術來實現的，其逆變器部分

16、只能輸出頻率可調的方波電壓而不能調壓。等脈寬PWM法正是為了克服PAM法的這個缺點發(fā)展而來的，是PWM法中最為簡單的一種。它是把每一脈沖的寬度均相等的脈沖列作為PWM波，通過改變脈沖列的周期可以調頻，改變脈沖的寬度或占空比可以調壓，采用適當控制方法即可使電壓與頻率協調變化。相對于PAM法，該方法的優(yōu)點是簡化了電路結構，提高了輸入端的功率因數，但同時也存在輸出電壓中除基波外，還包含較大的諧波分量。 2 隨機PWM在上世紀70年代開始至上世紀80年代初，由于當時大功率晶體管主要為雙極性達林頓三極管，載波頻率一般不超過5kHz，電機繞組的電磁噪音及諧波造成的振動引起了人們的關注。為求得改善，隨機PW

17、M方法應運而生。其原理是隨機改變開關頻率使電機電磁噪音近似為限帶白噪聲(在線性頻率坐標系中，各頻率能量分布是均勻的)，盡管噪音的總分貝數未變，但以固定開關頻率為特征的有色噪音強度大大削弱。正因為如此，即使在IGBT已被廣泛應用的今天，對于載波頻率必須限制在較低頻率的場合，隨機PWM仍然有其特殊的價值；另一方面則說明了消除機械和電磁噪音的最佳方法不是盲目地提高工作頻率，隨機PWM技術正是提供了一個分析、解決這種問題的全新思路。3 SPWM法 SPWM(Sinusoidal PWM)法是一種比較成熟的、目前使用較廣泛的PWM法。前面提到的采樣控制理論中的一個重要結論：沖量相等而形狀不同的窄脈沖加在

18、具有慣性的環(huán)節(jié)上時，其效果基本相同。SPWM法就是以該結論為理論基礎，用脈沖寬度按正弦規(guī)律變化而和正弦波等效的PWM波形即SPWM波形控制逆變電路中開關器件的通斷，使其輸出的脈沖電壓的面積與所希望輸出的正弦波在相應區(qū)間內的面積相等，通過改變調制波的頻率和幅值則可調節(jié)逆變電路輸出電壓的頻率和幅值。該方法的實現有以下幾種方案。 (1) 等面積法 該方案實際上就是SPWM法原理的直接闡釋，用同樣數量的等幅而不等寬的矩形脈沖序列代替正弦波，然后計算各脈沖的寬度和間隔，并把這些數據存于微機中，通過查表的方式生成PWM信號控制開關器件的通斷，以達到預期的目的。由于此方法是以SPWM控制的基本原理為出發(fā)點，

19、可以準確地計算出各開關器件的通斷時刻，其所得的的波形很接近正弦波，但其存在計算繁瑣，數據占用內存大，不能實時控制的缺點。 (2) 硬件調制法 硬件調制法是為解決等面積法計算繁瑣的缺點而提出的，其原理就是把所希望的波形作為調制信號，把接受調制的信號作為載波，通過對載波的調制得到所期望的PWM波形。通常采用等腰三角波作為載波，當調制信號波為正弦波時，所得到的就是SPWM波形。其實現方法簡單，可以用模擬電路構成三角波載波和正弦調制波發(fā)生電路，用比較器來確定它們的交點，在交點時刻對開關器件的通斷進行控制，就可以生成SPWM波。但是，這種模擬電路結構復雜，難以實現精確的控制。 (3) 軟件生成法 由于微

20、機技術的發(fā)展使得用軟件生成SPWM波形變得比較容易，因此，軟件生成法也就應運而生。軟件生成法其實就是用軟件來實現調制的方法，其有兩種基本算法，即自然采樣法和規(guī)則采樣法。 自然采樣法是以正弦波為調制波，等腰三角波為載波進行比較，在兩個波形的自然交點時刻控制開關器件的通斷，這就是自然采樣法。其優(yōu)點是所得SPWM波形最接近正弦波，但由于三角波與正弦波交點有任意性，脈沖中心在一個周期內不等距，從而脈寬表達式是一個超越方程，計算繁瑣，難以實時控制。規(guī)則采樣法是一種應用較廣的工程實用方法，一般采用三角波作為載波。其原理就是用三角波對正弦波進行采樣得到階梯波，再以階梯波與三角波的交點時刻控制開關器件的通斷，

21、從而實現SPWM法。當三角波只在其頂點(或底點)位置對正弦波進行采樣時，由階梯波與三角波的交點所確定的脈寬，在一個載波周期(即采樣周期)內的位置是對稱的，這種方法稱為對稱規(guī)則采樣。當三角波既在其頂點又在底點時刻對正弦波進行采樣時，由階梯波與三角波的交點所確定的脈寬，在一個載波周期(此時為采樣周期的兩倍)內的位置一般并不對稱，這種方法稱為非對稱規(guī)則采樣。數字PWM技術是通過用不同的調制算法或調制電路，將輸入的數字信號轉換成不同調制形式的PWM脈沖信號，并通過控制脈沖寬度和脈沖序列的周期以達到調節(jié)電壓、頻率及控制和消除諧波的目的。數字PWM技術以其控制靈活、高效節(jié)能等優(yōu)勢，被廣泛應用于分時多路復用

22、系統(tǒng)、射頻傳輸、光數據存儲器、通信系統(tǒng)和數字音頻系統(tǒng)。1.4 論文背景和選題意義PWM調制電路是開關電源芯片設計的一個關鍵部分，它是一個電壓比較器（Comparator）模塊，它將放大器（Amlifier）模塊的輸出信號Vamp和振蕩器（Oscillator）模塊產生的鋸齒波信號osc進行比較，產生的脈沖寬度調制信號（PWM信號）。若vamp的電壓高于鋸齒波osc的電壓，則產生的PWM信號為高電平，反之為低電平。當反饋端FB的電壓升高時，Amplifier模塊的輸出信號電壓vamp降低，則PWM的同向輸入端的電壓降低，與鋸齒波信號比較之后，產生的PWM信號的高電平時間變小，即PWM信號的占空比

23、減小，功率開關管的開啟時間減小，反之則增大。脈沖寬度調制是一種模擬控制方式，其根據相應載荷的變化來調制晶體管柵極或基極的偏置，來實現開關穩(wěn)壓電源輸出晶體管或晶體管導通時間的改變，這種方式能使電源的輸出電壓在工作條件變化時保持恒定，是利用微處理器的數字輸出來對模擬電路進行控制的一種非常有效的技術。隨著八十年代末期社會分工的進一步發(fā)展，集成電路產業(yè)逐漸分化為設計、制造、封裝和測試等幾個產業(yè)。產業(yè)的分工也帶來一些問題，那就是設計企業(yè)不能根據自己的設計要求來調整工藝參數，而是要讓自己的設計適應工藝參數的要求。尤其是模擬電路的設計，和各種工藝參數息息相關，工藝參數的穩(wěn)定性決定著電路的性能甚至是功能。這就

24、迫切要求設計企業(yè)能迅速適應現代工廠工藝參數，設計出成熟穩(wěn)定的產品。PWM比較器是模擬集成電路極為重要的組成部分，它對模擬電子技術的應用與發(fā)展具有重要的作用，其中高精度比較器在電源切換管理、工業(yè)控制芯片中有廣泛的應用。這些應用對性能指標要求不是很高，但是應用環(huán)境比較苛刻，要求芯片能在苛刻的條件下保持穩(wěn)定的性能。高速比較器是存儲器、模數/數模轉換器中的重要組成部分，很大程度上決定著這些系統(tǒng)的主要性能，目前，集成電路系統(tǒng)的工作時鐘頻率已經達到幾GHz甚至幾十GHz，這就需要具有相同性能模擬電路與之相匹配。很大程度上，模擬電路的性能逐漸稱為集成電路系統(tǒng)性能提升的瓶頸。因此，高性能模擬電路的設計在集成電

25、路設計中具有舉足輕重的作用。1.5 本論文主要工作比較器工作原理。比較器是將兩個相差不是很小的電壓進行比較的系統(tǒng)。最簡單的比較器就是運算放大器。我們知道，運算放大器在連有深度負反饋的條件下，會在線性區(qū)工作，有著增益很大的放大特性，在計算時往往認為它放大的倍數是無窮大。而在沒有反饋的條件下，運算放大器在線性區(qū)的輸入動態(tài)范圍很小，即兩個輸入電壓有一定差距就會使運算放大器達到飽和。如果同相端電壓較大，則輸出最大電壓，一般是+12V；如果反相端電壓較大，則輸出最小電壓，一般是-12V。這樣，就實現了電壓比較功能。如圖1-2所示，VA、VB為輸入端，VOUT為輸出端。當輸入電壓VA>VB時，輸出端

26、VOUT則輸出高電平；當VA<VB時，輸出端VOUT則輸出低電平。圖1-2 比較器模型本次研究課題的主要工作如下：1. 了解PWM的原理及結構模型，對PWM中比較器進行研究。2. 設計比較器電路的整體結構。3. 對PWM比較器的各個子模塊電路進行結構設計、仿真調試及結果分析。4. 整體版圖繪制。第二章 PWM比較器比較器不同于運算放大器，在設計比較之前，必須了解比較器的參數特性。在不同的功能電路中，對參數特性的要求是不同的，如高增益比較器要求有足夠的帶寬，高速度比較器中要求比較器具有非常好的延時特性。PWM比較器就是高精度高速度比較器，在狀態(tài)轉換過程中需要解決存在的增益、失調電壓、時延等

27、問題。在設計PWM比較器時，需要對每個參數進行折衷，即在相對較高增益、時延較小的情況下，具有較小的失調電壓和較低的靜態(tài)功耗，但是各個參數必須滿足性能要求。比較器是模擬電路中經常用到的基本單元之一，其作用是比較兩個模擬信號的值并給出二進制的結果。按照結構的不同，常見的比較器可以分以下幾種：第1， 標準兩級比較器。這一類比較器采用差分放大級加輸出級結構。是最基本的比較器結構，通過調整差分放大級負載的結構和輸出級的結構，可以滿足各種不同的性能要求。但這種結構有很多不足。由于結構本身的限制，要在擺率、傳輸時延等性能之間折衷，只能應用在對速度等要求不高的環(huán)境中。目前對于標準兩級比較器的研究已經很成熟，新

28、的研究結果并不多見。但是它是構成其他比較器的基本單元，很多改進都是針對具體的應用條件的，影響這類比較器性能的主要因素是輸入失調電壓。第2， 開關電容比較器。開關電容比較器是由組合開關電容和開環(huán)比較結構。它的有限是差分信號可以用單端電路進行比較，而且可以對開環(huán)比較器直流失調電壓自動校零。這種結構在一定程度上解決了開環(huán)比較器直流失調電壓的問題，但是也引入了新的問題，那就是時鐘饋通問題。第3， 可再生比較器。可再生比較器又被稱為鎖存器或者雙穩(wěn)態(tài)電路，它使用正反饋來實現兩個信號的比較。這種比較器結構簡單，版圖面積小，適合大規(guī)模集成，一般應用在SRAM等存儲器中。但是這種比較器需要高速時鐘作為控制信號，

29、限制了它的應用范圍。第4， 高速比較器是目前研究的最多的一類比較器。這種比較器在模數/數模轉換器中有著廣泛的應用，高速比較器一般采用多級結構，前面介紹的幾種比較器都可以作為高速比較器的一部分，但是需要調整性能參數。高速比較器最重要的目的就是降低傳輸時延，因此，這種結構通過多級級聯來實現高增益，通過降低每一級的增益來實現高帶寬。2.1 幾種常見比較器結構2.1.1 反相比較器如圖2-1所示是最簡單的反相比較器。圖2-1由PMOS管M1和NMOS管M2組成，VIN2是參考端，電壓值必須確保M1管子導通，VIN1是輸入比較端當輸入VIN1為高電平時，M2導通，電流通過M2流入地，輸出VOUT為0，即

30、低電平；當輸入VIN1為低電平時，M1導通，M2截至，輸出VOUT為VDD，即高電平。從上述原理中可以得出，當輸入VIN1為低電平時，即VIN1<VIN2時，比較輸出電壓為高電平（VDD），當VIN1>VIN2時，比較輸出電壓為低電平（地），實現了比較功能。圖2-1反相比較器比較器的增益與兩個管子的跨導，輸出跨導不是很大，所以不會有更大的增益，但是結構簡單，較適用于輸出大擺幅的比較器電路中。2.1.2 二級比較器雙端輸入差分放大電路二級比較器，如下圖2-2所示。兩級比較器：其中包括一級差分比較和一級反相放大。采用差分輸入便于控制比較器跳變電壓的離散性，使之對工藝和電源電壓的變化不敏

31、感，而反相級則補償了差分級輸入增益低的缺陷，對輸出信號進行放大，這種電路的比較器增益為： (2-1)圖2-2 二級比較器由式（2-1）可知，增大差分MOS輸入管W/L或者減小工作電流I1、I6可提高比較器的增益。2.1.3 可驅動大電容性負載的比較器 如果比較器連接有大的容性負載，它的速度將受到擺率的限制。在這些情況下，我們在兩級開環(huán)比較器的輸出端增加幾個級聯的推挽反相器12，如圖2-3所示。 反相器M8-M9和M10-M11可以允許有很大的電容C，且比較器速度不會降低。這一原理在高速數字緩沖器中很容易理解。如果大電容連到M6和M7的漏極，由于吸入和輸出的電流不大，擺率很不理想。反相器M8-M

32、9使電流驅動能力增大的同時，而且不影響比較器的擺率，M8和M9的W/L值必須足夠大，以增加吸入和輸出電流的能力，且不加載M6和M7。同樣M10和M11使吸入和輸出電流的能力繼續(xù)增大，驅動能力增強，同時擺率會很大。圖2-3 增大兩級開環(huán)比較器的容性驅動能力2.1.4 遲滯比較器 遲滯性是比較器的一種特性，它使比較器的輸入閾值電壓隨輸入或輸出的電平而變。通常情況下，這種比較器工作于噪聲環(huán)境中，且在閾值點檢測信號的變化。如果比較器比較速度足夠快且噪聲的幅度足夠大的話，其輸出端也存在噪聲。在這種情況下，需要在比較器中引入遲滯。如圖2-4所示是帶有輸出級和內部遲滯的比較器，遲滯是通過內部的正反饋來實現的

33、，在輸出端實現了差分到單級的轉換，為電路提供了驅動能力。圖2-4 帶有輸出級和內部遲滯的比較器在圖2-4中，共有兩條反饋路徑，第一條連接M1-M2的共源節(jié)點的串聯電流，這是負反饋；第二條是連接M6-M7源漏極的并聯電壓反饋，是正反饋。當正反饋系數大于負反饋的系數時，整個電路將表現為正反饋，在電壓傳輸曲線中將出現遲滯17。2.1.5 離散時間比較器在很多電路中，比較器只作用一段時間，具有高速度、傳輸延時小的優(yōu)點。這種電路常常由時鐘驅動，比較器工作時，具有一部分時間和相位，不工作時，只具有相位。常見的電路有開關電容比較器和可在生比較器。其中，開關電容比較器使用組合開關電容和開環(huán)比較器，優(yōu)點是差分信

34、號可用單端電路進行比較，且可對開環(huán)比較器直流失調電壓自動校零，不常用。可再生比較器又叫鎖存器或雙穩(wěn)態(tài)電路。圖2-5是使用具有內建閾值鎖存器的比較器。圖2-5 內建閾值鎖存器的比較器在圖2-5中，M9-M10被用作復位鎖存器，這通過使M7-M8的漏源電壓為零來實現。鎖存器的輸入加在M1A、M1B的柵極。M1A、M1B、M2A、M2B工作于三極管先行區(qū)。輸入值將使M3和M4的源極到地的電阻發(fā)生變化，M3、M4構成鎖存器的并行正反饋通路，鎖存器使能時，M3、M4的漏極將連到鎖存器的輸出。當鎖存/復位變高時，鎖存器將進入再生模式15。2.2 比較器參數2.2.1 增益比較器增益定義了輸出能夠在兩個二進

35、制狀態(tài)之間轉換所需要的最小輸入變化量精度。決定了轉換快慢。圖2-6所示比較器的增益為無限大時理想傳輸曲線。VOHV0（VP-VN）+VOL圖2-6 比較器理想傳輸曲線圖 VOL、VOH分別表示后續(xù)數字電路要求的高低電平。在實際應用中，比較器的增益不可能為無限大，圖2-7所示是實際比較器傳輸曲線。增益： （2-2）(VP-VN)V0VOHVOLVILVIH圖2-7 實際轉移曲線其中VIL和 VIH分別是輸出達到上限和下限所需要的輸入點壓差。實際比較的時候，提高增益有很多方法，本文設計比較器采用在輸入及和輸出及之間增加一級有源負載差分放大器，使得總增益提高。2.2.2 失調電壓 將差分放大器的兩個

36、輸入端連接在一起，在輸出端測到的電壓就是輸出失調電壓，用VGS表示。將輸出失調電壓除以放大器的增益，得到的失調電壓叫輸入失調電壓，用VOS表示。公式表示為： （2-3）如圖2-8中標示的即是比較器的輸入失調電壓。在一些需要精度很高的系統(tǒng)中，失調電壓是一個相當重要的參數，對同一個設計來說，每個電路的失調電壓都不一定相同，而是隨機變化的16。電路的輸入失調電壓主要是油實際電路中元器件參數值的不相同而造成的，其中主要是兩個輸入管閾值電壓、導通電阻等區(qū)別產生的。VOUTVOHVOLVIHVIL0VOS圖2-8 具有輸入失調電壓的比較器傳輸特性在PWM電路中，比較器失調電壓參數十分重要，如果此參數過高，

37、導致PWM比較器輸出結果延遲，達不到預期效果。解決失調電壓過高的方法有兩種15：第一種：為了減小工藝誤差對電路性能的影響，兩個輸入PMOS管的面積需要做的很大，來補償摻雜濃度、溝道調制效應、氧化層電荷密度等因素起伏的影響。第二種：通過改變兩個輸入差分對管的對稱性。如果失調電壓為VOS，即比較器輸出信號在V11-V12=VOS時才跳變，則在VS2端增加一靜態(tài)電壓VOS，使得輸入差為零，在差分放大器內部相當于輸入之差為VOS，比較器發(fā)生跳變。2.2.3 時延時延即比較器的響應時間，指從輸入越過閾值點VT時起到輸出一個有效邏輯信號。如圖3-4所示是比較器的傳輸時延，時延隨輸入信號幅度的變化而變化，較

38、大的輸入使時延變短。輸入電平會增大到一個上限，即輸入電平增加到一定值后時延基本不在變化，這時的電壓變化率被稱為擺幅。在圖2-9中，VIL和VIH是輸出分別達到下限和上限所需要的輸入電壓差VP-VN，VOH和VOL是比較器輸出的高電平和低電平，tp為傳輸延遲時間。從圖中可以看出，當從輸入電壓差的中點值開始，理想比較器應該翻轉，實際比較器在經過一段時間后才開始翻轉。VoVi=VP-VNVOHVOLVIHVILt(S)t(S)tPVo=(VOH+VOL)/2Vi=(VIH+VIL)/2圖2-9 比較器的傳輸延時如果比較器的增益表示式為： （2-4） 其中，是比較器直流增益，S是輸出擺幅，=是比較器頻

39、率響應單極點（主極點）的-3dB頻率。設比較器的最小輸入電壓差為比較器的精度，定義比較器最小輸入電壓為： （2-5） 對于一個階躍輸入電壓，當以Vinmin加在比較器上時，得到： （2-6） （2-7）所以，階躍輸入為Vinmin時的傳輸時延為： （2-8）此公式使用于比較器的正向或是負向輸出的傳輸延遲。如果輸入是Vin的k倍，則傳輸時延為： （2-9）其中，顯然，比較器的輸入信號Vin越大，傳輸時延越短。隨著比較器輸入信號增加，比較器最終進入大信號模式。在大信號模式下，由于電容充放電電流限制，將出現擺率限制。如果傳輸時延由比較器的電壓擺率（SR）決定，則公式（2-9）可以寫為： （2-10）

40、有公式（3-10）可知，當傳輸時延由擺率SR決定時，減小傳輸時延的方法是增加比較器供出或吸入電流的能力。（壓擺率在英文里是Slew Rate，減寫為SR，也稱轉化速率，SR=。壓擺率就是運算放大器輸出電壓的轉換速率，單位通常有V/s，V/ms和V/s三種，它反應的是一個運算放大器在速度方面的指標，一般來說，壓擺率高，其工作電流也越大，亦即耗電也大，壓擺率卻是高速運放的重要標志。）第三章 PWM比較器設計3.1 設計指標通過前面對PWM比較器的分析研究，結合開關電源控制芯片實際應用，本章設計出了一個用于開關電源控制芯片中的PWM比較器，并結合設計電路圖，對設計思路、參數進行了詳細分析。由開關電源

41、控制方式可知，電壓型是對輸出電壓進行采樣，電流型對輸出電壓和峰值電流采樣。雖然控制芯片的反饋變量不同，但電壓型和電流型控制模式的核心電路都有PWM比較器，且PWM比較器的輸入輸出變量都一樣。所以，PWM比較器在開關電源控制芯片中起著非常重要的作用。它要求具有高的增益和低的失調電壓，以保證比較的精度，使比較器在系統(tǒng)要求的時間點能進行跳變。同時必須具有相當短的響應時間，如果響應時間過長，會導致開關關斷的信號延遲，使得開關管在經過一段時間延遲后才關斷，這樣會導致輸出電壓過大，嚴重會燒毀開關管而導致控制芯片燒壞。對控制芯片及時采樣信號并做出處理后輸出給開關管進行導通和關斷工作，PWM比較器的設計最為關

42、鍵，設計開關電源控制芯片的核心部分就是設計一個滿足設計要求的PWM比較器。在設計PWM比較器時，不能單純考慮增益或失調或時延，需要對所有特性進行綜合考慮，滿足整個開關電源控制芯片要求。由此，設計了一個應用于開關電源控制芯片中的PWM比較器模塊電路。其性能指標如下：1. 工作電壓：2.5V2. 靜態(tài)電流：大于30uA，小于等于40uA3. 增益：大于等于80dB4. 時延：上升時延小于100ns，下降時延小于80ns5. 靜態(tài)功耗：小于340uw本文設計的用于開關電源PWM比較器整體部分組成有：偏置電流鏡、前置差分放大、中間級有源負載差分放大電路、輸出級共源級放大電路四部分。其結構圖如圖3-1所

43、示。輸入信號電流鏡中間級放大前置差分放大輸出級PWM輸出圖3-1 PWM比較器整體框圖原理：前置差分放大器的輸入信號來自誤差放大器的微弱信號與信號發(fā)生器產生的鋸齒波信號，并對其進行放大，該放大器的增益不是很大；放大后的信號送至中間級放大器，該放大器需要很大的增益，以便放大后信號能夠顯示信號強弱；電流鏡主要是為前置差分放大器、中間級放大器、輸出負載提供恒定電流；輸出級共源放大器增加了輸出擺幅，得到PWM輸出。3.2 電流鏡的設計在集成電路高穩(wěn)定工作中，信號的產生、放大、傳輸都離不開電流，每一個信號的控制作用都是在電流和電壓之間不停地轉換過程中實現的。電流源是電路中各子模塊工作電流的來源，是各部分

44、電路穩(wěn)定工作的保證。在電路設計的時候，設計者總希望電路的直流工作點穩(wěn)定，這通常要求模塊偏置電流與電源電壓和負載無關。自偏置電流源可以滿足這樣的設計要求。電流鏡是模擬IC設計的基本組成單元，用于將電路偏置在理想的工作狀態(tài)。電流鏡的鏡象原理：如果兩個工藝相同的MOS管的柵源電壓相等，在漏源電壓相差不大時，溝道電流之比近似等于MOS管的寬長比之比21。理想的電流鏡是任何時候輸出的電流都和端電壓無關的。圖3-2為最基本的NMOS電流鏡，M1管柵漏相接，使其工作在飽和狀態(tài)，假設M2同樣工作在飽和區(qū)，忽略溝道長度調制，可以得到: （3-1） （3-2）由，忽略體效應，由式（3-1）和式（3-2）可以得到輸

45、出電流與基準電流之比： （3-3）當MOS管采用同一工藝流程制造時，漏源電壓VDS不相等是影響3-2中電流鏡性能的最主要因素 8。 圖 3-2 基本電流鏡 圖 3-3 共源共柵電流鏡MOS管的溝道長度越短，漏源電壓越大，溝道長度調制效應越顯著。為了抑制溝道長度調制效應，迫使VDS1=VDS2，可以采用共源共柵結構。如圖3-3是共源共柵電流鏡，適當選取M1和M4的參數，可以使M2、M3的漏端電壓相等，從而消除溝道長度調制效應。圖3-3中的共源共柵電流鏡雖然消除了溝道長度調制效應帶來的影響，但是由于輸出點到地之間疊加兩個MOS管，因此限制了輸出電壓擺幅23。為改善上述共源共柵電流鏡的輸出范圍，可以

46、對共源共柵電流鏡做如圖3-4的改進5。在圖3-4中，VA=VGS1-VDS2，若選取VDS2=VT，則：VB=VA=Von（3），于是：Vxmin=Von4+Von3，比基本共源共柵電流鏡減小了一個閾值電壓VT，低壓共源共柵電流鏡由此得名。圖 3-4 低壓工作時共源共柵電流鏡在圖3-4中，由于輸出點在MOS管M4的漏極，到地層疊了兩個MOS管，為了提高輸出電壓的下擺幅，使在NMOS管M2和M4上的壓降達到最小，同時又要保證兩個NMOS管都始終工作在飽和區(qū)，需要選擇適當電壓vb，使輸出支路M2和M4上消耗的電壓余度最小，同時保證精確的鏡象參考電流。由于增加了偏置電壓Vb，也增加電路的復雜性。圖3

47、-5是本文設計自偏置低壓共源共柵電流鏡，M17、M18、M19、M20、M21都工作于飽和區(qū)，電流鏡中所有MOS管取相同的溝道長度L，以減小源漏區(qū)邊緣擴散(LD)所產生的誤差。在圖3-5中，通過分壓電阻RD實現M17和M19的漏源電壓相等，替代了圖4-4中偏置電壓Vb，且M19、M20消耗的電壓余度最小(M19與M20過驅動電壓之和)，完成了對電流IREF的精確鏡像。 （3-4）其中， （3-5）圖 3-5 自偏置低壓共源共柵電流鏡自偏置低壓共源共柵電流鏡MOS管及電阻參數：M21 w=8u l=1uM18 w=15u l=0.5uM17 w=15u l=0.5uM19 w=15u l=0.5

48、uM20 w=15u l=0.5uRD w=1.3u l=10uVR14=1.1v3.3 前置差分放大電路設計差分放大電路就其功能而言，是放大兩個輸入信號之差，由于其在電路和性能方面有很多優(yōu)點，因而在運放和比較器設計電路中廣泛應用。圖3-6是本文設計的P溝道雙端輸入和雙端輸出差分放大器。在圖3-6中，VS1、VS2是差分放大器的兩個輸入端，VS2是來自誤差放大器放大后輸出的誤差電壓，誤差電壓值是隨機變化的，所以用緩慢變化正弦波電壓模擬誤差放大器的誤差電壓值，輸入至差分放大器輸入端，頻率為10KHZ上，幅值為2.5V。Vs2是三角波比較信號，其周期為200us，起始電壓2.4V，終止電壓2.6V

49、。Ml和M2是差分放大器的輸入PMOS管，兩個管子是完全對稱的，襯底接電源電壓VDD；M3為差分放大器提供尾電流；M4和M5構成的二極管連接MOS管是差分放大器的負載，M6和M7構成的電流源是為解決二極管連接的MOS作負載時增益低而設置的，并聯電流源相當于降低了M4和M5的跨導，增加輸出電阻。在差分放大器作為比較器輸入級的應用設計中，往往先將一個輸入電壓固定為參考電壓，另一輸入電壓變化，當變化到參考電壓時，輸出產生跳變。此參考電壓的設定，必須使所有MOS管子都處于飽和區(qū)。為了獲得最大差分增益，要求所有管子也都工作在飽和區(qū)。差分放大器左右兩邊是對稱的，Ml-M2、M4-M5、M6-M7相對有相同

50、的寬長比。圖 3-6 雙端差分輸入電路工作原理分析：M3提供的尾電流為ISS3，負載MOS管M4-M6的阻抗為1/gm4.6，M5-M7的阻抗為1/gm5.7，首先假設VS1VS2，由于尾電流ISS3有限，將導致VP<VS1-VTH，M2管導通，M1管截至，尾電流源M3提供尾電流將全部流入M2所在支路，差分輸出端電壓為：VO1A=VDD，VO1B=（1/gm5.7）*VS2，隨著VS1-VS2逐漸變小，VP將緩慢增加，當VP>VS1-VTH時，M1管開始導通，M1管處于飽和區(qū)，M2管飽和，尾電流ISS3將有一小部分流入M1管，剩余的電流流入M2管，但一直保持ID1+ID2=ISS3

51、；此后，隨著VS2的增加，M1管電流ID1將逐漸增大，相應的M2管的電流ID2將逐漸減小，VOIA=ID1*(1/gm4.6)，VOIB=ID2*(1/gm5.7)。當VS1=VS2時，兩電流相等，VOIA=VOIB=(1/2)*ISS3*(1/gm4.6)。此后，隨著VS2的繼續(xù)增加，ID1繼續(xù)增大，而ID2繼續(xù)減小。當VS1VS2時，M2管截至，M1管導通，ISS3全部流入M1管，VOIB=VDD，VOIA=ISS3*（1/gm4.6）。雙端差分輸入電路MOS管參數：M3 W=16u L=1uM1 W=40u L=1uM2 W=40u L=1uM6 W=5u L=1uM4 W=5u L=1

52、uM5 W=5u L=1uM7 W=5u L=1u3.4 中間級放大器設計由于受MOS管尺寸和工藝的影響，輸入級的差分放大器的增益不是很大，為了進一步提高增益，達到設計的要求，必須增加中間級放大電路。圖3-7是本文設計的有源負載差分放大中間級放大電路，具有很高的增益，并將雙端輸入轉單端輸出的差動對放大電路。在圖3-7中，將差分輸入級放大輸出的電壓VOIA、VOIB作為中間級放大器的的輸入端，M8、M9、M10、M11和M12組成雙端輸入轉單端輸出的帶有源電流鏡(有源負載)的差動對放大器。其中，M9-M8組成差分管，M11-M12構成鏡像，組成有源負載，M10為該放大器提供尾電流。該電路的重要特

53、性之一是將差動雙端輸入信號變成了單端輸出信號，完成了雙一單端變換。圖 3-7 帶有源電流鏡差放電路帶有源電流鏡差放電路MOS管參數：M11 W=20u L=1uM8 W=45u L=1uM12 W=20u L=1uM9 W=45u L=1uM10 W=16u L=1u3.5 輸出級設計 CMOS輸出級的基本作用是電流變換，大部分輸出級都具有高電流增益和低電壓增益。對一個輸出級的特定要求有:(l)以電壓或電流的形式提供足夠的輸出功率，(2)防止信號失真，(3)高效率，(4)對異常狀態(tài)(短路，過熱等)提供保護。由于信號擺幅很大，并且在小信號放大器中一般的非線性問題變得重要了，故而有第二項要求。第三

54、項要求是要使驅動晶體管上的功耗比負載上的功耗小得多。對第四項要求，CMOS輸出級通常都可以滿足，這是由于MOS器件本身的自我限制特性造成的。10當負載是由一個小電阻或大電容組成時，就不希望輸出電阻太大，要在小的負載電阻上取得較大的輸出電壓擺幅，就要求很大的電流，一個大負載電容要求很大的輸出電流來提供所需的充電電流，才能滿足瞬態(tài)響應的要求。中間級有源負載差分放大器提供了較高的增益，但是輸出擺幅受到限制。為了得到大擺幅，輸出級加入有源負載共源級放大電路（采用負載電阻或者是二極管連接負載，增大阻值會限制輸出電壓的擺幅)。為了在穩(wěn)態(tài)或瞬態(tài)偏壓下提供足夠的輸出電流，就必須采用低阻輸出級。l8本論文采用了

55、有源負載共源級放大電路作為輸出級的放大電路，如圖3-8所示虛線左邊，M13、M14構成有源負載共源級放大電路，M13為有源負載。圖3-8虛線左邊中，M13、M14都工作在飽和區(qū)，在輸出結點看到的總輸出阻抗等于ro13與ro14并聯。小信號增益為： （3-6）圖 3-8 輸出級及其驅動負載電路比較器和一般運放不同，輸出信號是數字信號。在開關電源芯片中，MOS開關管接受的信號只有高電平和低電平兩種狀態(tài)的信號電壓，即輸出端到端滿擺幅工作，要求比較器的輸出級具有滿擺幅。根據實際電路設計可知，開關電源的輸出外接有大容量的電容和電感，控制芯片的速度將受到擺率的限制，使反饋電路的響應變慢，出現滯后現象。在比

56、較器電路中，為了滿足上述的要求，一般將多個反相器級聯，對輸出信號進行波形整形，使其輸出電壓具有VDD和0兩種狀態(tài)。如圖3-8所示虛線右邊，本論文采用一個反相器作為整形電路。加入該電路后，不僅能將邊沿緩慢變化的信號波形整形為邊沿陡峭的矩形波，還可以將疊加在矩形脈沖高、低電平上的噪聲有效地清除，同時，能起到與負載隔離的作用，而且提高了電路帶負載能力11。圖4-8虛線右邊電路中M15、M16兩個管子都處于飽和區(qū)。當VO3輸入的信號電壓很小時(大于0)，M15導通，M16關斷，M15電流不能正常的向下流動，輸出端VOUT輸出信號電壓為VDD;當VO3輸出的電壓很大時(小于VDD)，M15關斷，M16導通，VOUT=0;在輸出端達到滿擺幅狀態(tài)。輸出級及其驅動負載電路MOS管參數：M13 W=16u L=1uM14 W=40u L=1uM15 W=5u L=0.5uM16 W=5u L=1u3.6 PWM比較器整體電路根據前面的分析，將其綜合連接后，得到開關電源控制芯片中PWM比較器的整體電路圖如