1、cD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范圍寬（為3V18V），輸入阻抗高(約100M)，動態功耗小，在中心頻率f0為10kHz下功耗僅為600W，屬微功耗器件。 CD4046的引腳排列，采用16腳雙列直插式，各管腳功能： 1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。 2腳相位比較器的輸出端。 3腳比較信號輸入端。 4腳壓控振蕩器輸出端。 5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。 6、7腳外接振蕩電容。 8、16腳電源的負端和正端。 9腳壓控振蕩器的控制端。 10腳解調輸出端，用于FM解調。 11、12腳外接振蕩電阻。 13腳相位比較器的輸出端。

2、14腳信號輸入端。 15腳內部獨立的齊納穩壓管負極。 想利用CD4046實現把兩列有相位差的信號區分誰超前誰的功能,如圖 當14腳信號超前3腳時,13腳輸出正信號,反之輸出負信號.我想問,實現我的要求是不是可以直接把信號加在3和14腳,然后13腳就有輸出呢?不用像鎖相那樣在6,7腳,11,12腳加電容電阻,在9和13腳加濾波電路啊?如圖 還有,我的輸入信號時5V方波,那4046的Vdd接多少電壓啊?Vss是不是接地啊? 謝謝!回復第1帖  編輯好評(0)差評(0)舉報   liangxy 稱號:學徒  積分: 32分 發帖: 44帖 第2帖 2008-0

3、7-14 17:04 七 各位兄弟姐妹,幫幫忙啊!先謝謝了.回復第2帖  編輯好評(0)差評(0)舉報   liangxy 稱號:學徒  積分: 32分 發帖: 44帖 第3帖 2008-07-16 09:06 六 只好自己再頂一下了回復第3帖  編輯好評(0)差評(0)舉報   liangxy 稱號:學徒  積分: 32分 發帖: 44帖 第4帖 2008-07-17 15:09 五 我自己模擬了一個頻率相同,存在相位差的兩列信號輸入14和3腳,16腳接15V,8腳接地,看13腳輸出,卻不是我想像那樣的,有哪位高

4、手了解cd4046的,可以幫幫忙嗎?謝謝回復第4帖  編輯好評(0)差評(0)舉報   ju808 稱號:技師  積分: 198分 發帖: 168帖 第5帖 2008-07-17 15:59 四 如果方便的話留個電話給我.我讓我們的FAE給你解答.我電回復第5帖  編輯好評(0)差評(0)舉報   liangxy 稱號:學徒  積分: 32分 發帖: 44帖 第6帖 2008-07-23 08:57 三 好的,謝謝,可以用QQ嗎?344834013,我一般掛著的,電/p>

5、,郵箱yokelan回復第6帖  編輯好評(0)差評(0)舉報   liangxy 稱號:學徒  積分: 32分 發帖: 44帖 第7帖 2008-07-23 08:55 二 不好意思,前幾天有事出去了,沒及時回復抱歉!回復第7帖  編輯好評(0)差評(0)舉報   有朋自遠方來 稱號:學徒  積分: 23分 發帖: 55帖 第8帖 2008-08-16 14:12 一 幫你頂!P13是第二個鑒相器輸出吧,你得到什么波形回復第8帖  編輯好評(0)差評(0)舉報 鎖相的意義是相位同步的自動控制，

6、能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環，簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成，如圖1所示。 壓控振蕩器的輸出Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較，比較結果產生的誤差輸出電壓U正比于Ui和Uo兩個信號的相位差，經過低通濾波器濾除高頻分量后，得到一個平均值電壓Ud。這個平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化，直至

7、VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同，兩相位差保持恒定（即同步）稱作相位鎖定。 當鎖相環入鎖時，它還具有“捕捉”信號的能力，VCO可在某一范圍內自動跟蹤輸入信號的變化，如果輸入信號頻率在鎖相環的捕捉范圍內發生變化，鎖相環能捕捉到輸人信號頻率，并強迫VCO鎖定在這個頻率上。鎖相環應用非常靈活，如果輸入信號頻率f1不等于VCO輸出信號頻率f2，而要求兩者保持一定的關系，例如比例關系或差值關系，則可以在外部加入一個運算器，以滿足不同工作的需要。 過去的鎖相環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環，CD4046是通用的CMOS鎖相環集成電路，其特點是電源電壓范

8、圍寬（為3V18V），輸入阻抗高(約100M)，動態功耗小，在中心頻率f0為10kHz下功耗僅為600W，屬微功耗器件。圖2是CD4046的引腳排列，采用 16 腳雙列直插式，各引腳功能如下： 提示：減少輸入文字，可找到更多相關產品，例如：查“LM339”時可只輸入“339”或“9”等產品編號：JCDL4046產品名稱：鎖相環產品型號：4046產品單價：0.8元/只單個重量：1.0克起售數量：5只其他說明：拆機購買方法 其他電子元器件1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。2腳相位比較器的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時禁止，低電平時允許壓

9、控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端，用于FM解調。11、12腳外接振蕩電阻。13腳相位比較器的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩壓管負極。 圖3是CD4046內部電原理框圖，主要由相位比較、壓控振蕩器（VCO）、線性放大器、源跟隨器、整形電路等部分構成。比較器采用異或門結構，當兩個輸人端信號Ui、Uo的電平狀態相異時（即一個高電平，一個為低電平），輸出端信號U為高電平；反之，Ui、Uo電平狀態相同時（即兩個均為高，或均為低電平），U輸出為低電平。當Ui、Uo的相位差在0°-180°范圍內變化

10、時，U的脈沖寬度m亦隨之改變，即占空比亦在改變。從比較器的輸入和輸出信號的波形（如圖4所示）可知，其輸出信號的頻率等于輸入信號頻率的兩倍，并且與兩個輸入信號之間的中心頻率保持90°相移。從圖中還可知，fout不一定是對稱波形。對相位比較器，它要求Ui、Uo的占空比均為50（即方波），這樣才能使鎖定范圍為最大。 相位比較器是一個由信號的上升沿控制的數字存儲網絡。它對輸入信號占空比的要求不高，允許輸入非對稱波形，它具有很寬的捕捉頻率范圍，而且不會鎖定在輸入信號的諧波。它提供數字誤差信號和鎖定信號（相位脈沖）兩種輸出，當達到鎖定時，在相位比較器的兩個輸人信號之間保持0°相移。 對

11、相位比較器而言，當14腳的輸入信號比3腳的比較信號頻率低時，輸出為邏輯“0”；反之則輸出邏輯“1”。如果兩信號的頻率相同而相位不同，當輸人信號的相位滯后于比較信號時，相位比較器輸出的為正脈沖，當相位超前時則輸出為負脈沖。在這兩種情況下，從1腳都有與上述正、負脈沖寬度相同的負脈沖產生。從相位比較器輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當兩個輸入脈沖的頻率和相位均相同時，相位比較器的輸出為高阻態，則1腳輸出高電平。上述波形如圖5所示。由此可見，從1腳輸出信號是負脈沖還是固定高電平就可以判斷兩個輸入信號的情況了。 CD4046鎖相環采用的是RC型壓控振蕩器，必須外接電容C1和

12、電阻R1作為充放電元件。當PLL對跟蹤的輸入信號的頻率寬度有要求時還需要外接電阻R2。由于VCO是一個電流控制振蕩器，對定時電容C1的充電電流與從9腳輸入的控制電壓成正比，使VCO的振蕩頻率亦正比于該控制電壓。當VCO控制電壓為0時，其輸出頻率最低；當輸入控制電壓等于電源電壓VDD時，輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成，故它的輸出波形是對稱方波。一般規定CD4046的最高頻率為1。2MHz(VDD=15V），若VDD<15V，則fmax要降低一些。 CD4046內部還有線性放大器和整形電路，可將14腳輸

13、入的100mV左右的微弱輸入信號變成方波或脈沖信號送至兩相位比較器。源跟蹤器是增益為1的放大器，VCO的輸出電壓經源跟蹤器至10腳作FM解調用。齊納二極管可單獨使用，其穩壓值為5V，若與TTL電路匹配時，可用作輔助電源。 綜上所述，CD4046工作原理如下：輸入信號 Ui從14腳輸入后，經放大器A1進行放大、整形后加到相位比較器、的輸入端，圖3開關K撥至2腳，則比較器將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓U則反映出兩者的相位差。U經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f

14、1。VCO的輸出又經除法器再進入相位比較器，繼續與Ui進行相位比較，最后使得f2f1，兩者的相位差為一定值，實現了相位鎖定。若開關K撥至13腳，則相位比較器工作，過程與上述相同，不再贅述。下面介紹CD4046典型應用電路。 圖6是用CD4046的VCO組成的方波發生器，當其9腳輸入端固定接電源時，電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間，調節電阻R1阻值即可調整振蕩器振蕩頻率，振蕩方波信號從4腳輸出。按圖示數值，振蕩頻率變化范圍在20Hz至2kHz。 圖7是CD4046鎖相環用于調頻信號的解調電路。如果由載頻為10kHz組成的調頻信號，用400Hz音頻信號調制，

15、假如調頻信號的總振幅小于400mV時，用CD4046時則應經放大器放大后用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器，因為需要鎖相環系統中的中心頻率f0等于調頻信號的載頻，這樣會引起壓控振蕩器輸出與輸入信號輸入間產生不同的相位差，從而在壓控振蕩器輸入端產生與輸入信號頻率變化相應的電壓變化，這個電壓變化經源跟隨器隔離后在壓控振蕩器的解調輸出端10腳輸出解調信號。當VDD為10V，R1為10k，C1為100pF時，鎖相環路的捕捉范圍為±0.4kHz。解調器輸出幅度取決于源跟隨器外接電阻R3值的大小。 圖8用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開

16、機時，f2可能不等于f1，假定f2 第九章 集成運放的應用與設計習題類型9.1 一階低通濾波器電路設計9.2 濾波器電路分析9.3，9.4 二階低通、高通濾波器電路分析9.5 正弦波振蕩電路分析與設計9.6，9.8 運放非線性應用電路分析9.7 運放非線性應用電路設計9.9 相移式振蕩器電路分析9.10 相移式振蕩器電路設計9.11 鋸齒波發生器電路分析9.12 方波-三角波產生器電路分析9.1 按下列(a)、(b)要求分別各自設計一個單極點低通濾波器,使其： (a) 通頻帶內的增益為10，3dB頻率為5kHz；(b) 通頻帶內的增益為15 , 3dB頻率為10kHz，該濾波器在通帶內最小的輸

17、入電阻是10k。解： （a）電路如圖 題圖9.1.1（b）電路如圖 題圖9.1.2 （a）據題意 若取 R1=1 k，則 R2=9 k， s 若取 R=0.9 k 解出C = 0.035F（b）據題意 若取 R1=10 k（Ri=R1）， 則 R2=150 k 9.2推導如題圖9.2電路的傳遞函數 表達式，求出其3dB的角頻率值，并說明電路功能。題圖9.2解： Vo(s)=V(s)=V+(s)=VC(s) 傳遞函數為 是一階低通濾波電路。 設 則 3dB角頻率 9.3 二階低通濾波電路如題圖9.3所示。電路參數為：R=8.2k，C=200pF，R1= Rf=20k，求電路上轉折頻率fH及通帶電

18、壓增益 。題圖9.3解： 通帶電壓增益 上轉折頻率 9.4二階高通濾波電路如題圖9.4所示。若電路參數為：R=8.2k，Rf=3R1=60k，要求電路下轉折頻率fL=1kHz，確定電容C的取值及通帶電壓增益 。題圖9.4解： 通帶電壓增益 9.5 電路如題圖9.5所示。（1）將圖中A、B、C和D四點正確連接，使之成為一個正弦波振蕩電路；（2）計算電路的振蕩頻率fo；（3）為保證電路起振，R2應為多大？題圖9.5解：（1）應D與A連結；C與B連接。 （2） （3） A > 3 , 即 得 R2 > 2R1=20 k。9.6 理想運放組成電路如圖題9.6所示。已知VR=3V，VZ1=+

19、5V，VZ2=+6V，分析電路功能，畫出vo=f（vi）曲線，并標注有關參數值。題圖9.6解： 先求vo狀態變化時的vi值（閾值電壓）。 由 解出 vI = 2V 當vI < 2V, v-< v+ , vo=+5.7V vI > 2V, v- > v+ , vo=6.7V vo=f(vi) 曲線如下 題圖9.6.1 輸出輸入電壓轉移曲線這是一個電平檢測電路, 檢測電平為2 V。9.7按題圖9.7所示的特性曲線設計一電路，畫出其電路圖。 題圖9.7 解： 由 vo=f（vi）曲線可知，vo在vi =3V發生跳變。 + v0m=6V，v0m=4V，故選用VR=3V的電壓比較

20、器如下圖。 題圖9.7.19.8 由理想運放組成的電路如題圖9.8，已知運放輸出±vomax=±12V，R1=2k，R2=18k。說明電路功能并畫出vo= f(vi) 曲線，標明有關參數值。 題圖9.8解： 1、 R1、R2構成正反饋，使vo處于極限值，電路是具有兩個閾值電壓VT+、VT的施密特觸發器。 2、當vo> 0 , vo=12V時， vi = V > 1.2V , vo12V時， VT+=1.2V當vo < 0 , vo=12V時， vi =V < 1.2V , vo+12V時， VT=1.2V 畫出 vo=f（vi）波形如圖。 題圖9.89.9如題圖9.9所示的相移振蕩器，參數為R=4k，C=10nF。確定振蕩頻率和所需的R2。 題圖9.9解： 三級RC網絡電壓傳遞函數為 而 由諧振條件 T(jo)=1， T(j)虛部應為0 , 則必須 1-3(RC)2= 0 解出 當=o，9.10如題圖9.10所示的相移振蕩器中，設計電路參數使其振蕩頻率fo=80kHZ。設C=100pF。 題圖9.10解： 該相移式振蕩器含有三個RC網絡和一個