1、精選優質文檔-傾情為你奉上一、嵌入式系統開發的基礎知識1嵌入式系統的特點、分類、發展與應用，熟悉嵌入式系統的邏輯組成。（1）特點： 專用性 隱蔽性 （嵌入式系統是被包裝在內部）資源受限（要求小型化、輕型化、低功耗及低成本，因此軟硬件資源受到限制） 高可靠性（任何誤動作都可能會產生致命的后果） 軟件固化（軟件都固化在只讀存儲器ROM中，用戶不能隨意更改其程序功能） 實時性 （2）邏輯組成硬件：1)處理器（運算器、控制器、存儲器）目前所有的處理器都是微處理器 中央處理器（CPU）和協助處理器（數字信號處理器DSP、圖像處理器、通信處理器） 2)存儲器（隨機存儲器RAM和只讀存儲器ROM）RAM分為

2、動態DRAM和靜態SRAM兩種。DRAM電路簡單、集成度高、功耗小、成本低，但速度稍慢慢；SRAM電路較復雜、集成度低、功耗較大、成本高，但工作速度很快，適合用作指令和數據的高速緩沖存儲器RAM當關機或斷電時，其中的信息都會消失，屬于易失性存儲器 ROM屬于不易失性存儲器。分為電可擦可編程只讀存儲器（存放固件）和閃速存儲器（Flash ROM簡稱內存）。內存的工作原理：在低壓下，存儲的信息可讀但不可寫，這類似于ROM；在較高的電壓下，所存儲的信息可以更改和刪除，這有類似于RAM。 3)I/O設備與I/O接口 4)數據總線軟件（3）分類按嵌入式系統的軟硬件技術復雜程度進行分類：1)低端系統 采用

3、4位或8位單片機，在工控領域和白色家電領域占主導地位，如計算器、遙控器、充電器、空調、傳真機、BP機等。2)中端系統 采用8位/16位/32位單片機，主要用于普通手機、攝像機、錄像機、電子游戲機等。3)高端系統采用32位/64位單片機，主要用于智能手機、調制解調器、掌上計算機、路由器、數碼相機等。（4）發展20世紀60年代初，第一個工人的現代嵌入式系統（阿波羅導航計算機）20世紀60年代中期，嵌入式計算機批量生產20世紀70年代，微處理器出現20世紀80年代中期，外圍電路的元器件被集成到處理器芯片中，昂貴的模擬電路元件能被數字電路替代20世紀90年代中期SOC出現，集成電路進入超深亞微米乃至納

4、米加工時代2嵌入式系統的組成與微電子技術（集成電路、EDA、SoC、IP核等技術的作用和發展）（1）集成電路IC集成電路的制造大約需要幾百道工序，工藝復雜。集成電路是在硅襯底上制作而成的。硅襯底是將單晶硅錠經切割、研磨和拋光后制成的像鏡面一樣光滑的圓形薄片，它的厚度不足1mm，其直徑可以是6、8、12英寸甚至更大這種硅片稱為硅拋光片，用于集成電路的制造。制造集成電路的工藝技術稱為硅平面工藝，包括氧化、光刻、摻雜等多項工序。把這些工序反復交叉使用，最終在硅片上制成包含多層電路及電子元件的集成電路。集成電路的特點：體積小、重量輕、可靠性高。其工作速度主要取決于邏輯門電路的晶體管的尺寸。尺寸越小，工

5、作頻率就越高，門電路的開關速度就越快。（2）EDA（電子信號自動化）（3）SoC芯片（片上系統） 既包含數字電路，也可以包含模擬電路，還可以包含數模混合電路和射頻電路。SoC芯片可以是一個CPU，單核SoC，也可以由多個CPU和/或DSP，即多核SoC。 開發流程：（1）總體設計 可以采用系統設計語言System C（或稱IEEE 1666，它是C+的擴充）或System Vetilog語言對SoC芯片的軟硬件作統一的描述，按照系統需求說明書確定SoC的性能能參數，并據此進行系統全局的設計。（2）邏輯設計 將總體設計的結果用RTL（寄存器傳輸級描述語言）語言進行描述（源文件）后，在使用邏輯綜合

6、將源文件進行綜合生成，生成最簡的布爾表達式核心好的連接關系（以類型為EDF的EDA工業標準文件表示）（3）綜合和仿真（4）芯片制造 借助EDA中的布局布線工具（4）IP核IC設計文件：邏輯門級，包括各種基本的門電路；寄存器傳輸級，如寄存器、譯碼器、數據轉換器；行為級，如CPU、DSP、存儲器、總線與接口電路等。核庫中的設計文件均屬于知識產權IP保護的范疇，所以稱為“知識產權核”或“IP核”。IP核是開發SoC的重要保證。按IC設計文件的類型，IP通常分為：軟核、固核、硬核。IP核的復用可以減少研發成本，縮短研發時間，是實現SoC的快速設計，盡早投放市場的有效途徑。目前主要的CPU內核有ARM、

7、MIPS、PowerPC、Coldfile、x86、8051等。ARM內核占所有32位嵌入式RISC處理器的90%以上。3嵌入式系統與數字媒體（文本、圖像和音頻/視頻等數字媒體的表示與處理）（1）文本含義：在計算機中的文字信息，最常用的一種數字媒體。字符集及其編碼 1）西方字符的編碼ASCII字符集和ASCII編碼，基本的ASCII字符集共128個字符，每個字符使用7個二進位制進行編碼。2）漢字的編碼漢子國家編碼標準有GB2312和GB18030。每個漢字用2個字節表示。GB2312只有6763個漢字，經常不夠用。GB18030字符集與UCS/Unicode字符集基本兼容，采用不等長的編碼方法

8、，單字節編碼表示ASCII字符，與ASCII碼兼容；雙字節表示漢字，與GB2312保持向下兼容（即GB2312中有的GB18030字符集都有）3）UCS/Unicode編碼文本類型1）簡單文本只能順序閱讀。2）豐富格式文本有插圖、對文字顏色等定義，調整頁面，文本布局，插入聲音視頻等。3）超文本通過超鏈接實現跳轉、導航、回溯等操作（2）圖像圖像獲取過程的核心是模擬信號的數字化，處理步驟為：1）掃描 將畫面網格化，每個網格為一個取樣點2）分色 將每個取樣點的顏色分解成三原色3）取樣 測量每個取樣點的每個分量（基色）亮度值4）量化 把模擬量使用數字量來表示，A/D轉換數字圖像的主要參數：圖像大小(水

9、平分辨率*豎直分辨率)、位平面數目、像素深度、顏色模型一幅圖像的數據量計算公式：圖像數據量=圖像大小*像素深度/8（3）音頻/視頻音頻/視頻信息的數字化，處理步驟為：1）取樣2）量化3）編碼 數字音頻的主要參數：取樣頻率、量化位數、聲道數目、使用的壓縮編碼方法、比特率（每秒鐘的數據量）壓縮前 波形聲音的碼率（比特率）= 取樣頻率 * 量化為數 * 聲道數（單位b/s）壓縮后 碼率 = 壓縮前碼率 / 壓縮倍數（壓縮比）4嵌入式系統與網絡通信技術（數字通信與計算機網絡，TCP/IP協議，互聯網接入技術等）（1）數字通信（2）計算機網絡（3）音頻/ TCP/IP協議（4）互聯網接入技術二、嵌入式處

10、理器1嵌入式處理器的結構、特點與分類（不同類型的典型嵌入式處理器及其特點，嵌入式處理器分類等）（1）不同內核嵌入式微控制器性能比較性能內核51內核其他8位內核16位內核其他32位內核ARMCortex-M內核處理速度差差一般好好低能耗好好好差好代碼密度差差一般差好內存>64KB差差差好好向量中斷好好好一般好低中段延時好好好差好低成本好好好差好多供資源好差差差好編譯器選擇好一般一般一般好軟件可移植性好一般一般一般好（2）馮諾依曼結構和哈佛結構的區別兩者連接CPU程序存儲器和數據存儲器的方式不同馮諾依曼結構CPU 程序/數據存儲器哈佛結構 程序存儲器 CPU 數據存儲器程序總線數據總線（3）

11、分類按指令集分為：復雜指令集結構CISC和精簡指令集結構RISC按存儲機制分為：馮諾依曼結構和哈佛結構按字長分為：8位、16位、32位、64位結構按不同內核系列可以分為：51、AVR、PIC、MSP430、PowerPC、Coldfile、ARM（4）不同典型內核簡介內核系列推出公司內核結構簡單描述51IntelCISC哈佛結構8位字長，常用于簡單的檢測與控制應用領域，最早被稱為單片機。其價格低，應用資料齊全，開發工具便宜，開發周期短，成本低，因此被廣泛應用到各個行業。隨著1T改進型51內核的推出，加上許多器件廠家增加了自己的特色組件，51系列還在使用。AVRAtmelRISC哈佛結構8位、1

12、6位和32位三類字長的微控制器內核，以適應不同應用層次的要求。主要特點是高性能、高速度、低功耗。PICMicrochipRISC哈佛結構8位、16位和32位三類字長的微控制器內核，以適應不同應用層次的要求。主要用于工業控制，主要優勢是針對性強，特別是抗干擾能力強。MSP430TIRISC馮-結構16位字長的微控制器區內核，廣泛應用于手持設備嵌入式應用系統中，突出特點就是以超低功耗著稱全球。MIPSMIPSRISC哈佛結構高性能高檔次32位和64位處理器內核。主要特點是適應于高速、大數據吞吐量應用場合PowerPCApple，IBM,MotorolaRISC哈佛結構高性能高檔次含有32位子集的6

13、4位處理器內核。具有優異的性能、較低的能耗以及較低的散熱量。MC68KMotorolaRISC哈佛結構32位字長的處理器內核，具有超標量的超級指令流水線，性能優異明顯，主要用于與高端嵌入式應用領域。ColdfileFrescaleRISC哈佛結構32位字長的高性能處理器內核，性能優越，集成度高，可用于工業應用領域、消費電子領域、醫療電子領域、測試與測量領域等。ARMARMRISC多數為哈佛結構32位字長的高性能處理器內核，目前嵌入式處理器的領跑者2ARM處理器內核的體系結構（工作狀態，工作模式，寄存器組織，異常，數據類型與存儲格式等）（1）工作狀態一是ARM狀態，二是Thumb指令狀態及Thu

14、mb-2狀態，三是調試狀態。ARM處理器復位后開始執行代碼時總是只處于ARM狀態，如果需要，可通過下面的方法切換到Thumb狀態或Thumb-2狀態ARM狀態切換到Thumb指令狀態：通過BX指令，將操作數寄存器的最低位設置為1即可。如果R00=1，則執行BX R0指令將進入Thumb狀態狀Thumb態切換到ARM狀態：通過BX指令，將操作數寄存器的最低位設置為0即可。如果R00=0，則執行BX R0指令將進入ARM狀態。（2）工作模式（7種）工作模式功能說明可訪問的寄存器CPSRM4:M0用戶模User程序正常執行工作模式PC,R14-R0,CPSR10000快速中斷模式FIQ處理高速中斷，

15、用于高速數據傳輸或通道處理PC,R14_fiq-R8_fiq,R7-R0,CPSR,SPSR_fiq10001外部中斷模式IRQ用于普通中斷處理PC,R14_irq-R13_irq,R12-R0,CPSR,SPSR_irq10010管理模式SVC操作系統的保護模式，處理軟中斷SWIPC,R14_svc-R13_svc,R12-R0,CPSR,SPSR_svc10011中止模式ABT處理存儲器故障，實現虛擬存儲器和存儲器保護PC,R14_abt-R13_abt,R12-R0,CPSR,SPSR_abt10111未定義指令模式UND處理為定義的指令陷阱，用于支持硬件協處理器仿真PC,R14_und

16、-R13_und,R12-R0,CPSR,SPSR_und11011系統模SYS運行特權及的操作系統任務PC, R14-R0,CPSR11111（3）寄存器組織ARM處理器共有37種寄存器，包括31個通用寄存器（含PC）和6個狀態寄存器。無論何種模式，R15均作為PC使用；CPSR為當前程序狀態寄存器；R7-R0為公用的通用寄存器。所有通用寄存器均為32位結構。程序狀態寄存器的格式：31 30 29 28 27 268 7 6 5 4 3 2 1 0NZCVQ狀態保留IFTM4M3M2M1M0條件碼標志含義如下：N為符號標志位，N=1為負數，N=0為正數。Z為全0標志位，運算結果為0，則Z=1

17、，否則Z=0；C為進借位標志，有進/借位時C=1，否則C=0.V為溢出標志，加減法運算結果溢出時V=1，否則V=0.Q為增強的DSP運算指令溢出標志，溢出時Q=1，否則Q=0.控制位含義如下：I為中斷禁止控制位，I=1禁止IRQ中斷，I=0，允許中斷。F為禁止快速中斷FIQ的控制位，F=1禁止FIQ中斷，F=0允許。T為ARM和Thumb指令切換，T=1時執行Thumb指令，否則執行ARM指令。M4-M0為模式選擇位（4）存儲格式大端模式：32位數據字的高字節存儲在低地址，而數據字的低字節則存放在高地址中。小端模式：32位數據字的高字節存儲在高地址，而數據字的低字節則存放在低地址中。系統復位時

18、，自動默認為小端模式。例如：一個32位數據字0x，存放在起始地址為0x，則大端模式下0x單元存放0x12,0x單元存放0x34，0x單元存放0x56，0x單元存放0x78；而小端模式下0x單元存放0x78,0x單元存放0x56，0x單元存放0x34，0x單元存放0x12。（5）數據類型8位、16位、32位三種數據類型（6）ARM處理器中MMU和MPUMMU存儲器管理單元（memory management unit）功能：1)虛擬地址到物理地址映射2）存儲器訪問權限受限3）虛擬存儲空間的緩沖特性設置MPU存儲器保護單元（memory protect unit）（7）異常（7種）異常類型優先級工

19、作模式異常向量地址復位RESET1管理模式0x未定義的指令UND6未定義指令中止模式0x軟件中斷SWI6管理模式0x指令預取中止PABT5中止模式0xC數據訪問中止DABT2中止模式0x外部中斷請求IRQ4外部中斷模式0x快速中斷請求FIQ3快速中斷模式0xC3典型ARM處理器內核（ARM9，Cortex-A，Cortex-M，Cortex-R等的技術特點與應用領域）（1）Cortex-A系列是面向高端嵌入式應用的處理器核：具有MMU、Cache、最快頻率、最高性能、合理功耗。（2）Cortex-R系列是面向實時控制的處理器：具有MPU、Cache、實時響應、合理性能、較低功耗。（3）Cort

20、ex-M系列是面向低端微控制器的處理器，沒有MMU但有MPU，極高性價比、最低成本，極低功耗。系列相應內核主要性能特點ARM7馮-諾依曼結構，3級流水線，無MMU經典ARM9ARM920T/ARM922T哈佛結構，5及流水線，單32位AMBA接口ARM9EARM926EJ-S/ARM946E-S/ARM966E-S/ ARM968E-S/ARM996HS哈佛結構，5及流水線，支持DSP指令，軟核（soft IP）ARM10ARM1020E/ARM1022E/ARM1026EJ-S哈佛結構，6及流水線，分支預測，支持DSP指令，高性能浮點操作，雙64位總線接口，內部64位數據通路。ARM11AR

21、M11MPCore/ARM1136J(F)-S哈佛結構，8級流水線，分支預測和返回棧，支持DSP指令、SIMD/Thumb-2核心技術ARM1156T2(F)-S/ARM1176JZ(F)-S哈佛結構，9級流水線，分支預測和返回棧，支持DSP指令、SIMD/Thumb-2核心技術嵌入Cortex-MCortex-M0, Cortex-M0+馮-諾依曼結構，3級流水線，支持Thumb指令集并包含Thumb-2、嵌套向量中斷，M0+內部有MPU，而M0沒有。Cortex-M1馮-諾依曼結構，3級流水線，支持FPGA設計，Thumb指令集并包含Thumb-2Cortex-M3哈佛結構， 3級流水線，

22、Thumb-2、嵌套向量中斷，分支指令預測，內置MPUCortex-M4哈佛結構， 3級流水線，Thumb-2、嵌套向量中斷，分支指令預測，內置MPU，高效信號處理，SIMD指令，飽和運算，FPUCortex-RCortex-R4/R4F/ Cortex-R5/Cortex-R7哈佛結構，8級流水線，實時應用，支持ARM、Thumb和Thumb-2指令集，F標示內置FPU，DSP擴展，分支預測，超標量執行，內置MPU應用Cortex-ACortex-A5/ Cortex-A5MPcoreCortex-A7/ Cortex-A7MPcoreCortex-A8/ Cortex-A8MPcoreCo

23、rtex-A9/ Cortex-A9MPcore哈佛結構，MPcore為多核，超標量結構，13級流水線，動態分支指令預測，有分支目標緩沖器BTB、MMU、FPU、L1、L2，支持ARM、 Thumb和Thumb/EE指令集,SIMD/Jazelle RCT技術。Cortex-A15/ Cortex-A15MPcore哈佛結構，可亂序執行指令流水線4ARM處理器指令系統及匯編語言程序設計（指令格式，尋址方式，指令集，偽指令，語句格式與程序結構，ARM匯編語言與C的混合編程等）（1）指令格式指令一般格式<opcode><cond>S <Rd>,<Rn>

24、;,<op2> 其中<>不可省指令格式說明：項目含義備注<opcode>指令的操作碼即助記符，如MOV、ADD、B等cond條件域，滿足條件才執行指令可不加條件即可省略條件，如EQ、NE等S指令執行時是否需要更新CPSR可省略Rd 目的寄存器Rd可為任意通用寄存器Rn 第一個源操作數Rd可為任意通用寄存器，可以與Rd相同Op2第二個源操作數可為#imm8m、寄存器Rm及任意移位寄存器關于#imm8m的說明：#表示立即數，其后可以是十進制或十六進制數對于ARM指令集，#imm8m表示一個由8位立即數經循環右移任意偶數位次形成的32位操作數。對于Thumb指令集

25、，#imm8m表示一個由8位立即數經左移任意位次形成的32位操作數。指令的條件碼條件碼助記符標 志含 義0000EQZ置位相等0001NEZ清零不相等0010CSC置位無符號數大于或等于0011CCC清零無符號數小于0100MIN置位負數0101PLN清零正數或零0110VSV置位溢出0111VCV清零未溢出1000HIC置位Z清零無符號數大于1001LSC清零Z置位帶符號數小于或等于1010GEN等于V帶符號數大于或等于1011LTN不等于V帶符號數小于1100GTZ清零且N等于V帶符號數大于1101LEZ置位或N不等于V帶符號數小于或等于1110AL忽略無條件執行（2）尋址方式1）立即尋址

26、（立即數尋址）例如：MOV R0，#0xADC R0，R0，#100;R0R0+100+C2）寄存器尋址(執行效率較高)例如：ADD R0，R1，R2 ;R0R1+R23）寄存器間接尋址寄存器間接轉址就是以寄存器中的值作為操作數地址，而操作數本身存放在存儲器中。用間接尋址的寄存器必須用 括起來。例如:LDR R5，R4 ;R5R4,間接尋址的寄存器是R4STR R1，R2;R2 R1,間接尋址的寄存器是R24）基址加變址尋址常見的幾種形式：LDR R0，R1，#4STR R1，R2，#8LDR R0，R1，#4! (！表示指令在完成數據傳輸后更新基址存儲器)LDR R0，R1，#4LDR R0

27、, R1, R2STR R0, R1, R25）相對尋址相對尋址以程序計數器PC的當前值為基地址，指令中的地址標號作為偏移量，將兩者相加后得到操作數的有效地址。下列程序中跳轉指令BL利用相對尋址方式：BL Subroutine_A ;跳轉子程序Subroutine_A處執行Subroutine_A：MOV PC ,LR ;從子程序返回6）堆棧尋址7）塊拷貝尋址（3）（4）（5）（6）三、嵌入式系統硬件組成1嵌入式硬件組成與嵌入式處理芯片（組成，特點，類型，ARM的AMBA總線，嵌入式處理芯片的選型）（1）基于ARM內核的典型嵌入式應用系統硬件組成典型嵌入式系統硬件由嵌入式最小硬件系統（電源電路

28、、時鐘（晶振）電路、復位電路、JTAG測試接口）、前向通道（輸入接口）、后向通道（輸出接口）、人機交互通道（鍵盤，觸摸屏以及LED或LCD顯示輸出接口）以及相互互聯通信通道（CAN通信接口、以太網通信接口、USB通信接口）等組成。電源電路為整個嵌入式系統提供能量，是整個系統工作的基礎，具有極其重要的位置。一般來說 ，如果電源電路處理得好，整個系統的故障往往能顯著減少。選擇設計電源電路是主要考慮以下因素：輸出電壓電流、輸入電壓電流（交流還是直流）、安全因素、體積限制、功耗限制、成本限制。常用的電源模塊是交流變直流（AC-DC）模塊、直流變直流模塊（DC-DC）、低壓穩壓器（LDO）。穩壓器包括普

29、通穩壓器和低壓差穩壓器LDO。78XX系列屬于普通穩壓器，LM2576/2596為開關穩壓芯片，CAT6219/AS2815/1117/2908等屬于低壓穩壓器。穩壓器的最大特點就是低噪聲、低成本、紋波小、精度高、電路簡單。（2）基于ARM內核的典型嵌入式芯片的硬件組成1）存儲器及控制器 片內程序存儲器通常是用Flash ROM,一般配有幾KB到幾MB不等。片內數據存儲器通常使用SRAM，一般幾KB到幾百KB。2）中斷控制器一般采用向量中斷（VIC）或嵌套向量中斷（NVIC）。Cortex-M支持嵌套的向量中斷。 3）DMA控制器（直接存儲器訪問控制器） 使用DMA控制器，可將數據塊從外設傳輸

30、至內存、從內存傳輸至外設或從內存傳輸至內存。4）電源管理與時鐘控制器5）GPIO接端口（General Purpose Input Output通用輸入/輸出端口） 作為輸入時具有緩沖功能，而作為輸出是具有鎖存功能，GPIO也可以作為雙向I/O使用。在ARM處理芯片中，GPIO引腳通常是多功能的，以減少引腳數，減少功耗。6）定時計數組件 主要包括看門狗定時器（WDT） 監視著程序的運行狀態Timer通用定時器 用于一般的定時RTC可直接提供年月日時分秒，使應用系統具有獨立的日期和時間脈沖寬度調制解調器（PWM） 用于脈沖寬度的調制，比如電機控制、用于變頻調整等。7）模擬通道組件 8）互聯通信組

31、件 （3）ARM的AMBA總線 （4）常用ARM嵌入式處理芯片1）NXP的典型ARM芯片2）TI的典型ARM芯片3）Samsung的典型ARM芯片4）Atmel的典型ARM芯片5）ST的典型ARM芯片6）Freescale的典型ARM芯片7）Nuvoton的典型ARM芯片8）Intel的典型ARM芯片9）其他ARM芯片廠家（5）嵌入式處理芯片的選型1）性價比原則 性能高，價格低2）參數選擇原則 ARM內核（指令流水線、支持Thumb/Thumb-2指令集、最高時鐘頻率的限制、最低功耗要求以及低成本要求）系統時鐘頻率(頻率越高，處理速度越快;通常ARM芯片的速度主要取決于ARM內核）芯片內部存儲

32、器的容量片內外圍電路（GPIO外部引腳條數、定時計數器、LCD液晶顯示控制器、多核處理器、ADC、通信接口） 2嵌入式系統的存儲器（層次結構，分類，性能指標；片內存儲器，片外存儲器，外部存儲設備等）3I/O接口、I/O設備以及外部通信接口（GPIO、I2C、SPI、UART、USB、HDMI等；鍵盤、LED、LCD、觸摸屏、傳感器等；RS-232/RS-485、CAN、以太網和常用無線通信接口）（1）GPIO(通用輸入輸出接口)在嵌入式處理器內部，輸入具備緩沖功能，輸出具有鎖存功能。GPIO一般有三態：0態、1態、高阻狀態。（2）集成電路互連總線接口IIC集成電路互連總線用于連接嵌入式處理器及外圍器件，采用串行半雙工傳輸的總線標準。IIC總線具有的接口線少，控制方式簡單，器件封裝緊湊，通信速率較高（100kb/s,400kb/s,高速模式可達3.4Mb/s）等優