1、 畢業設計（論文）標 題： 正弦信號發生器設計學生姓名：周校兵 系 部：電子信息工程系 專 業：電子產品質量檢測 班 級：0902 指導教師：彭鐵牛 株洲職業技術學院教務處制 目 錄摘 要I1緒 論11.1 信號發生器簡介11.2 DDS的背景和意義21.3 任務設計的主要內容32 系統原理分析42.1 正弦波的產生方法42.2 頻率合成技術分析53 系統設計方案分析83.1 DDS的幾種實現技術方案83.2 采用高速微處理器的DDS的設計103.3 DDS關鍵技術設計114 硬件設計134.1 芯片簡介134.2 整體電路設計135 信號發生器的軟件設計195.1 軟件總體設計195.2 單

2、片機控制部分程序設計195.3 DSP和單片機的主機接口程序設計206 系統性能測試及總結246.1 測試結果246.2 測試結果誤差分析25參 考 文 獻27致 謝30摘 要在21世紀的今天，信號發生器已經廣泛地應用于雷達應用，通信系統的仿真與測試等國防、科研和工業領域。而隨著社會的不斷進步和科研的不斷深入，對信號發生器的波形可編程性、波形的精度與穩定性等性能提出了更高的要求?；贒SP的信號發生器正是以其編程的高度靈活性，波形的高精度與高穩定性等特點而脫穎而出，具有極大的應用價值和廣泛的應用前景。該信號發生器主要由TMS320C5402和AT89S51兩大部分組成。在DSP芯片上完成對波形

3、的編程，在單片機上完成控制顯示等功能，充分發揮芯片各自的優勢。該信號發生器的硬件設計中TMS3205410和AT89S51采用主機接口HPI進行通信，DSP接受來自單片機的命令，根據頻率控制字得到相位累加器的累加值，最后將相位累加器的結果高16位送地址線，到ROM表中取得正弦波的離散值，送到D/A轉換器進行數模轉換，得到所需要波形。該信號發生器的軟件編程主要采用模塊化的設計思想，把程序細化成易于實現的小模塊。編程的語言主要采用執行效率高的匯編語言，C語言和匯編語言混合使用的方式靈活的編寫程序。通過軟硬件的聯合調試最終產生正弦波，并成功的實現了其波形頻率的可調性。 關鍵字：信號發生器，TMS32

4、0C5410,AT89S51,主機接口HPI1緒 論1.1 信號發生器簡介信號發生器又稱信號源或振蕩器，在生產實踐和科技領域中有著廣泛的應用。凡是產生測試信號的儀器，統稱為信號源，也稱為信號發生器，它用于產生被測電路所需特定參數的電測試信號。1.1.1 國內外研究現狀19世紀80年代以前，信號發生器全部屬于模擬方式，借助電阻電容，電感電容、諧振腔、同軸線作為振蕩回路產生正弦或其它函數波形。頻率的變動由機械驅動可變元件，如電容器或諧振腔來完成，往往調節范圍受到限制，因而劃分為音頻、高頻、超高頻、射頻和微波等信號發生器。隨著無線電應用領域的擴展，針對廣播、電視、雷達、通信的專用信號發生器亦獲得發展

5、，表現在載波調制方式的多樣化，從調幅、調頻、調相到脈沖調制。1980年以后，數字技術日益成熟，信號發生器絕大部分不再使用機械驅動而采用數字電路，從一個頻率基準由數字合成電路產生可變頻率信號。調制方式更加復雜，出現同相/正交調制至寬頻數字調制。數字合成技術使信號發生器變為非常輕便、覆蓋頻率范圍寬、輸出動態范圍大、容易編程、適用性強和使用方便的激勵源。目前，常用的信號發生器絕大部分由模擬電路或數字電路構成，體積和功耗都很大，價格也比較貴，已經無法滿足高精度高穩定性能信號發生器的要求。隨著微電子技術和計算機技術的發展，以DSP微處理器及 DSP軟硬件開發系統(例如集成開發環境CCS)及配套產品為內容

6、已形成了龐大并極具前途的高新技術產業，而可編程邏輯器件、SOPC等新技術的應用迅速滲透到電子、信息、通信等領域，這些為新型高性能高精度信號發生器的設計提供了可能，其中一種最有前途的技術就是直接數字頻率合成技術。1.1.2 信號發生器的分類信號源有很多種分類方法，其中一種方法可分為混和信號源和邏輯信號源兩種。其中混和信號源主要輸出模擬波形，邏輯信號源輸出數字波形。混和信號源又可分為函數信號發生器和任意波形/函數發生器，其中函數信號發生器輸出標準波形，如正弦波、方波等，任意波/函數發生器輸出用戶自定義的任意波形；另外，信號源還可以按照輸出信號的類型分類，如射頻信號發生器、掃描信號發生器、頻率合成器

7、、噪聲信號發生器、脈沖信號發生器等等。信號源也可以按照使用頻段分類，不同頻段的信號源對應不同應用領域。（1）函數信號發生器函數發生器是使用最廣的通用信號源，提供正弦波、鋸齒波、方波、脈沖波等波形，有的還同時具有調制和掃描功能。函數波形發生器在設計上分為模擬和數字合成式。眾所周知，數字合成式函數信號源（DDS）無論就頻率、幅度乃至信號的信噪比（S/N）均優于模擬式，其鎖相環（PLL）的設計讓輸出信號不僅是頻率精準，而且相位抖動（phase Jitter）及頻率漂移均能達到相當穩定的狀態，但數字式信號源中，數字電路與模擬電路之間的干擾始終難以有效克服，也造成在小信號的輸出上不如模擬式的函數信號發生

8、器，如今市場上的大部分函數信號發生器均為DDS信號源。（2）任意信號發生器任意波形發生器，是一種特殊的信號源，不僅具有一般信號源波形生成能力，而且可以仿真實際電路測試中需要的任意波形。由于任意波形發生往往依賴計算機通訊輸出波形數據，在計算機傳輸中，通過專用的波形編輯軟件生成波形，有利于擴充儀器的能力，和更進一步的仿真實驗。另外，內置一定數量的非易失性存儲器，隨機存取編輯波形，有利于參考對比，或通過隨機接口通訊傳輸到計算機作更進一步分析與處理。有些任意波形發生器有波形下載功能，在作一些麻煩費用高或風險性大的實驗時，通過數字示波器等儀器把波形實時記錄下來，然后通過計算機接口傳輸到信號源，直接下載到

9、設計電路，更進一步實驗驗證。1.2 DDS的背景和意義頻率合成技術迄今已經歷了三代：直接頻率合成技術、鎖相環頻率合成技術、直接數字式頻率合成技術。直接數字式頻率合成(Direct Digital Frequency Synthesis，DDFS或DDS)是第三代頻率合成技術的標志，他的主要特點是計算機參與頻率合成，既可以用軟件來實現，也可以用硬件來實現，或二者結合。 1971年，美國學者J.Tierney等人撰寫的“A Digital Frequency Synthesizer”-文首次提出了以全數字技術，從相位概念出發直接合成所需波形的一種新給 成原理。限于當時的技術和器件產，它的性能指標尚

10、不能與已有的技術相比，故未受到重視。近1年間，隨著微電子技術的迅速發展，直接數字頻率合成器（Direct Digital Frequency Synthesis簡稱DDS或DDFS）得到了飛速的發展，它以有別于其它頻率合成方法的優越性能和特點成為現代頻率合成技術中的姣姣者。具體體現在相對帶寬寬、頻率轉換時間短、頻率分辨率高、輸出相位連續、可產生寬帶正交信號及其他多種調制信號、可編程和全數字化、控制靈活方便等方面，并具有極高的性價比。DDS在相對帶寬、頻率轉換時間、高分辨率、相位連續性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優于模擬信號源的性

11、能。（1）輸出頻率相對帶寬較寬輸出頻率帶寬為50%fs（理論值）。但考慮到低通濾波器的特性和設計難度以及對輸出信號誤差的抑制，實際的輸出頻率帶寬仍能達到40%fs。（2）頻率轉換時間短DDS是一個開環系統，無任何反饋環節，這種結構使得DDS的頻率轉換時間極短。事實上，在DDS的頻率控制字改變之后，需經過一個時鐘周期之后按照新的相位增量累加，才能實現頻率的轉換。因此，頻率時間等于頻率控制字的傳輸，也就是一個時鐘周期的時間。時鐘頻率越高，轉換時間越短（3）頻率分辨率極高若時鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數N決定。只要增加相位累加器的位數N即可獲得任意小的頻率分辨率。目前，

12、大多數DDS的分辨率在1Hz數量級，許多小于1mHz甚至更小。（4）相位變化連續改變DDS輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數的曲線是連續的，只是在改變頻率的瞬間其頻率發生了突變，因而保持了信號相位的連續性。1.3 任務設計的主要內容本文是基于Ti公司TMS320C5402芯片設計的一款高精度高性能信號發生器的設計與研究，以TMS320C5402的硬件結構為基礎，在CCS開發平臺上運用C語言進行編寫程序，控制波形的產生調整輸出。全文闡述了基于TMS32OVC5402和DDS技術實現信號發生器的設計原理和實現方法，詳細介紹了所設計的信號發生器的硬件電路結構和程序設計流程圖。包

13、括以下內容： (1)掌握基于TMS320VC5402DSP實現信號發生器的設計原理和實現方法。 (2)完成相關的硬件電路設計，能夠產生高達10MHZ的正弦信號，可對信號的相關參數進行設置。 (3)完成軟件編寫并歸檔，為論文的撰寫做準備。 (4)發揮部分：可以將該設計稍作外圍擴展即可以作為一個語音數據采集系統。 (5)完成畢業論文設計。 2 系統原理分析2.1 正弦波的產生方法 通常產生正弦波有兩種方法，它們分別為泰勒級數法和查表法。2.1.1 泰勒級數法 查表法是通過查表的方式來實現正弦波，主要用于對精度要求不很高的場合。 泰勒級數展開法是根據泰勒展開式進行計算來實現正弦信號，它能精確地計算出

14、一個角度的正弦和余弦值，且只需要較小的存儲空間，但因其運算量較大, 所以適用于對速度要求不嚴格的場合。 一個角度為的正弦和余弦函數,都可以展開成泰勒級數,取其前五項進行近似: （2-1） （2-2） 遞推公式： sin(nx) = 2cos(x)sin(n-1)x-sin(n-2)x （2-3） cos(nx) = 2cos(x)sin(n-1)x-cos(n-2)x （2-4）由遞推公式可以看出，在計算正弦和余弦值時,需要已知cos(x)、sin(n-1)x、sin(n-2)x和cos(n-2)x。式中x為的弦度值，x=2×f/fs，其中f是要發生的信號頻率，fs是采樣頻率。 正弦

15、波可以看成是無數個點組成的，這些點與x軸的每個角度值對應，通過給x賦不同的值就得到每一點的正弦波幅度值。2.1.2 查表法 正弦波是一個周期信號，因此相隔一個周期的角度值最后得到的波形幅度值是一樣的。同時在數字電路中正弦波可以看成是無數個點組成的，這些點連接成一條曲線就是我們平時看到的正弦波。每個點與x軸的每個角度值對應，通過給x賦不同的值就得到每一點的正弦波幅度值。 查表法的基本思想是預先在一片存儲空間里存儲一個正弦波的離散信號，存儲的點數需要根據設計要求而定，需要產生信號時，根據設定的頻率字改變相位，由相位值轉化為對應的地址，得到相應的幅度值送至D/A轉換器進行轉換，得到模擬正弦波。 查表

16、法的優點是可以不需要進行計算就可以得到相應的數據，合成正弦波的速度極快，適合于對實時性要求非常嚴格的場合。它的缺點是需要很大的存儲空間來存儲波形數據，對波形的精確度越高，需要存儲的點數就越多，所消耗的存儲空間就越大。本文所設計的信號源是基于DSP芯片的，由于DSP具有高速運算性能，倘若采用泰勒級數展開法得到正弦信號，那么將耗費很多的時間在計算上，得不到高精度的信號源，因此本文采用查表法來設計信號源，充分利用DSP的高速性能，通過查表法極快地合成所需要的信號。2.2 頻率合成技術分析 頻率合成技術迄今已經歷了三代：直接頻率合成技術、鎖相環頻率合成技術、直接數字式頻率合成技術。直接數字式頻率合成(

17、Direct Digital Frequency Synthesis，DDFS或DDS)是第三代頻率合成技術的標志，他的主要特點是計算機參與頻率合成，既可以用軟件來實現，也可以用硬件來實現，或二者結合。2.2.1 幾種主要頻率合成技術的比較 （1） 直接模擬頻率合成技術：相干合成方法是用一個晶體參考頻率源，然后經過分頻、混頻和倍頻來得到各種頻率信號，輸出頻率的穩定度和精度與參考頻率相同；非相干合成方法是用多個晶體參考頻率源，然后把這些參考頻率信號經過加減乘除來得到各種頻率信號。直接模擬頻率合成技術簡單易行、頻率轉換時間短、相位噪音低，但因采用了大量的分頻、混頻、倍頻和濾波等模擬元件，使合成器的

18、體積大、易產生誤差分量、元件的非線性難以得到抑制。（2）基于鎖相環（PLL）的頻率合成技術：鎖相環主要由鑒相器、低通濾波器和壓控振蕩器組成；鑒相器通過比較壓控振蕩器的輸出信號和參考信號而產生相位控制信號，再經過低通濾波器后就直接去控制壓控振蕩器的輸出，然后采用頻率選擇開關通過改變分頻比來控制壓控振蕩器的輸出信號頻率。若在鎖相環中插入數字分頻器和數字鑒相器，即成為數字鎖相環；數字鎖相頻率合成技術是目前的主流技術。因為鎖相環相當于窄帶跟蹤濾波器，所以PLL頻率合成技術能夠很好選擇頻率、抑制誤差分量和大量使用濾波器，有利于集成化,而且頻率的長期和短期穩定性都很好。但是PLL有惰性，頻率分辨率和頻率轉

19、換時間相互矛盾；頻率轉換時間較長；壓控振蕩器引起的噪音也較大。 （3）DDS（直接數字合成）技術：采用數字化技術，通過控制相位的變化速度來直接產生各種頻率的信號。在帶寬、頻率分辨率、頻率轉換時間、相位連續性（相位變化連續）、調制輸出（對輸出信號易實現多種調制）和集成化等方面，都遠遠超過傳統的頻率合成技術。但是DDS技術把幅度和相位信息也都用數字量表示，故將會產生量化精度和量化噪音，從而造成輸出信號的幅度失真和相位失真，使得DDS的輸出信號誤差較大（誤差頻率多）；同時DDS的輸出信號頻帶有限（為了有效分開輸出頻率和鏡像頻率，最高頻率應該<0.5fs，更高的fs要求器件的工作頻率更高），這是

20、限制DDS技術發展的主要問題之一。然而，由于DDS是全數字化結構，易于集成、功耗低、體積小、重量輕、可靠性高、易于程控、使用靈活，性價比很高，故廣為采用。 2.2.2 直接數字頻率合成DDS原理直接數字頻率合成器（Derect Digital Synthesizer)DDS 是從相位概念出發直接合成所需要波形的一種新的頻率合成技術3。DDS 是利用信號相位與幅度的關系,對需要合成信號的波形進行相位分割,對分割后的相位值賦予相應的地址,然后按時鐘頻率以一定的步長抽取這些地址，這樣按照一定的步長抽取地址(相位累加器值)的同時,輸出相應的幅度樣值,這些幅度樣值的包絡反映了需要合成信號的波形。一個直接

21、數字頻率合成器由由相位累加器、加法器、波形存儲ROM、D/A轉換器和低通濾波器(LPF）構成。DDS的原理框圖如圖所示。相位累加器相位寄存器數據存儲器D/A轉換LPF時鐘 圖2.1 DDS的原理框圖DDS系統的核心是相位累加器，它由一個加法器和一個相位寄存器組成，每來一個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數字幅度信息，每個地址對應正弦波中 0360°范圍的一個相位點。查詢表把輸入的地址相位信息映射成正弦波幅度的數字量信號，驅動DAC，輸出模擬量。相位寄存器每經過2N/K個fc 時鐘后回到初始狀態，相

22、應地正弦查詢表經過一個循環回到初始位置，整個DDS系統輸出一個正弦波。 DDS的具體工作過程為：時鐘脈沖每觸發一次，累加器便將頻率控制字與相位寄存器輸出的累加相位數據相加，相加后的結果送至相位寄存器數據輸入端。相位寄存器將累加器在上一個時鐘作用后所產生的新相位數據反饋到累加器的輸入端，以使加法器在下一個時鐘的作用下繼續與頻率控制字相加，同時將該次相位累加值輸出。這樣，相位累加器在參考時鐘的作用下將以頻率控制字K為步進值進行線性相位累加，當相位累加器累加滿時，就會產生一次溢出，以完成一個周期性的動作，這個周期就是DDS合成信號的一個頻率周期，相位累加器的溢出頻率就是DDS輸出的信號頻率。把累加的

23、結果作為數據存儲器(ROM)的地址,對數據存儲器(ROM)進行尋址,同時把累加運算的結果反饋給相位累加器,以便進行下一次累加運算。數據存儲器(ROM)實質是一個幅度/相位轉換電路,ROM中存儲二進制碼表示所需合成信號的相位/幅度值,相位寄存器每尋址一次ROM,ROM就輸出一個相對應的信號相位/幅度值。由于信號相位/幅度值用二進制碼表示,如果需要輸出模擬波形(例如正弦波),需送入D/A轉換器進行數/模轉換,最后經低通濾波器進行平滑處理,就可以得到平滑的信號波形了。 DDS輸出信號的頻率 fout由式(2-1)決定 (2-5)其中，K 為頻率控制字，N為相位累加器的位數，fclk 為參考時鐘。在時

24、鐘頻率一定的情況下，頻率分辨率由相位累加器的位數決定。當K=1時，也即DDS的最小頻率分辨率為 (2-6)而DDS的最高輸出頻率由Nyquist 采樣定理決定,理論上可以達到時鐘頻率的一半,即f clk/2,但由于工作頻率越接近 f clk/2,階梯波形中所包含的無用頻率分量越大,而低通濾波器的特性又不是理想的,輸出信號的頻譜純度很難達到所要求的指標,為此DDS 的最大輸出頻率都低于fclk /2,一般認為DDS輸出頻率的上限為時鐘頻率的40%。這種技術的實現依賴于高速數字電路的產生，目前，其工作速度主要受D/A變換器的限制。利用正弦信號的相位與時間呈線性關系的特性，通過查表的方式得到信號的瞬

25、時幅值，從而實現頻率合成。DDS具有超寬的相對寬帶，超高的捷變速率，超細的分辨率以及相位的連續性，可編程全數字化，以及可方便實現各種調制等優越性能。但存在誤差大的缺點，限于數字電路的工作速度,DDS的頻率上限目前還只能達到數百兆,限制了在某些領域的應用。 3 系統設計方案分析3.1 DDS的幾種實現技術方案DDS的設計方案已經有很多的成熟方案，可以采用單片專用集成電路芯片解決，也可以用FPGA設計，還可以采用高速的微處理芯片來設計，基本的設計方案簡介如下。3.1.1 采用高性能DDS單片電路的解決方案隨著微電子技術的飛速發展，目前高超 性能優良的DDS產品不斷推出，主要有Qualcomm、AD

26、、Sciteg和Stanford等公司單片電路（monolithic）。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的時鐘頻率為130MHz，分辨率為0.03Hz，誤差控制為-76dBc，變頻時間為0.1s;美國AD公司也相繼推出了他們的DDS系列：AD9850、AD9851、可以實現線性調頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調制器AD9853、數字上變頻器AD9856和AD9857.AD公司的DDS系列產品以其較高的性能價格比，目前取得了極為廣泛的應用。下面僅對比較常用的AD9850芯片作一

27、簡單介紹。 AD9850是AD公司采用先進的DDS技術1996年推出的高集成度DDS頻率合成器，它內部包括可編程DDS系統、高性能DAC及高速比較器，能實現全數字編程控制的頻率合成器和時鐘發生器。接上精密時鐘源，AD9850可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號源或轉換成方波用作時鐘輸出。AD9850接口控制簡單，可以用8位并行口或串行口經、相位等控制數據。32位頻率控制字，在125MHz時鐘下，輸出頻率分產率達0.029Hz。先進的CMOS工藝使AD9850不僅性能指標一流，而且功耗少，在3.3V供電時，功耗僅為155mW。擴展工業級溫度范圍為

28、-40+85攝氏度，其封裝是28引腳的SSOP表面封裝。AD9850采用32位相位累加器，截斷成14位，輸入正弦查詢表，查詢表輸出截斷成10位，輸入到DAC。DAC輸出兩個互補的模擬電流，接到濾波器上。調節DAC滿量程輸出電流，需外接一個電阻Rset，其調節關系是Iset=32（1.248V/Rset），滿量程電流為1020mA。3.1.2 采用低頻正弦波DDS單片電路的解決方案Micro Linear公司的電源管理事業部推出低頻正弦波DDS單片電路ML2035以其價格低廉、使用簡單得到廣泛應用。ML2035特性：（1）輸出頻率為直流到25kHz，在時鐘輸入為12.352MHz野外頻率分辨率可

29、達到1.5Hz（-0.75+0.75Hz），輸出正弦波信號的峰-峰值為Vcc；（2）高度集成化，無需或僅需極少的外接元件支持，自帶312MHz晶體振蕩電路；（3）兼容的3線SPI串行輸入口，帶雙緩沖，能方便地配合單片機使用；(4)增益誤差和總諧波失真很低。ML2035生成的頻率較低（025kHz），一般應用于一些需產生的頻率為工頻和音頻的場合。如用2片ML2035產生多頻互控信號，并與AMS3104（多頻接收芯片）或ML2031/2032配合，制作通信系統中的收發電路等。可編程正弦波發生器芯片ML2035設計巧妙，具有可編程、使用方便、價格低廉等優點，應用范圍廣泛。很適合需要低成本、高可靠性的

30、低頻正弦波信號的場合。ML2037是新一代低頻正弦波DDS單片電路，生成的最高頻可達500kHz。3.1.3 自行設計的基于FPGA芯片的解決方案DDS技術的實現依賴于高速、高性能的數字器件?？删幊踢壿嬈骷云渌俣雀?、規模在、可編程，以及有強大EDA軟件支持等特性，十分適合實現DDS技術。Altera是著名的PLD生產廠商，多年來一直占據著行業領先的地位。Altera的PLD具有高性能、高集成度和高性價比的優點，此外它還提供了功能全面的開發工具和豐富的IP核、宏功能外它還提供了功能全面的開發工具和豐富的IP核、宏功能庫等，因此Altera的產品獲得了廣泛的應用。Altera的產品有多個系列，按

31、照推出的先后順序依次為Classic系列、MAX（Multiple Array Matrix）系列、FLEX（Flexible Logic Element Matrix）系列、APEX（Advanced Logic Element Matrix）系列、ACEX系列、Stratix系列以及Cyclone等。Max+plusII是Altera提供的一個完整的EDA開發軟件，可完成從設備輸入、編譯、邏輯綜合、器件適配、設計仿真、定時分析、器件編程的所有過程。QuartusII是Altera近幾年來推出的新一代可編程邏輯器件設計環境，其功能更為強大。用Max+plusII設計DDS系統數字部分最簡單的

32、方法是采用原理圖輸入。相位累加器調用lmp_add_sub加減法器模擬，相位累加器的好壞將直接影響到整個系統的速度，采用流水線技術能大幅度地提升速度。波形存儲器（ROM）通過調用lpm_rom元件實現，其LPM_FILE的值mif是一個存放波形幅值的文件。波形存儲器設計主要考慮的問題是其容量的大小，利用波形幅值的奇、偶對稱特性，可以節省3/4的資源，這是非常可觀的。為了進一步優化速度的設計，可以選擇菜單Assign|Globan Project Logic Synthesis的選項Optimize10（速度），并設定Global Project Logic Synthesis Style為FA

33、ST，經寄存器性能分析最高頻率達到100MHz以上。用FPGA實現的DDS能工用在如此之高的頻率主要依賴于FPGA先進的結構特點。而利用FPGA則可以根據需要方便地實現各種比較復雜的調頻、調相和調幅功能，具有良好的實用性。就可成信號質量而言，專用DDS芯片由于采用特定的集成工藝，內部數字信號抖動很小，可以輸出高質量的模擬信號；利用FPGA也能輸出較高質量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差在允許范圍之內。3.1.4 采用高速的微處理芯片的解決方案 在基于DDS原理的基礎上，利用軟件模擬出DDS專用芯片內部的各個硬件電路，同時利用微處理器的高速運算性能，同樣可以達到專用的DDS

34、芯片所產生的波形性能。同時采用這種方案可以彌補專用芯片的不足點。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。本文說討論設計的方案是基于DSP的信號發生器的設計。它具有如下優點：(1) 速度快。由于TMS320VC5402DSP指令周期25/20/15/12.5/10ns，運算能力高達100 MIPS，此外，它內部還集成了維特比加速器，用于提高維特比編譯碼的速度，所以由它組成的信號發生器的波形生成速度快。(2) 波形精度高。由于TMS320VC5402DSP有優化的CPU結構，內部有1個40位算術邏輯單元，2個40位累加器，2個40 位加法器，1個17&

35、#215;17的乘法器和1個40位的桶形移位器，有4條內部總線和2 個地址產生器，所以它能產生高精度的信號波形。(3) 功耗低。該信號發生器的組要部件TMS320C5402 可以在 3.3V或 2.7V電壓下工作，三個低功耗方式(IDLE1、IDLE2和IDLE3)可以節省DSP的功耗，從而降低信號發生器的功耗。 (4) 穩定性好。該信號發生器的主要部件都是大規模的集成芯片，性能穩定，從而產生的波形信號也穩定。(5)成本較低。利用DSP構成的信號發生器的大部分功能成本可以嵌入到DSP的軟件中，而不是額外的硬件，大大的降低了成本和額外的開銷。(6) 編程方便。DSP可以使用匯編語言，也可以使用C

36、語言，在軟件編程中的修改或升級都特別的方便。本系統設計方案正是基于采用高速的微處理芯片的解決方案。3.2 采用高速微處理器的DDS的設計3.2.1 頻率預置和調節電路K被稱為頻率控制字，也叫相位增量。DDS的方程為：f0=fc*k/2N，f0為輸出頻率，fc為時鐘頻率，當 K=1時，DDS的最低頻率（也即分辨頻率）為fc/2N，而DDS的最大輸出頻率由奈圭斯特采樣頻率決定，即為fc/2，也就是說K的最大值為2N-1。因此，只要N足夠大，DDS可以得到很細的頻率間隔。要改變DDS的輸出頻率，只要改變頻率控制字即可。3.2.2 相位累加器的設計 相位累加器由N位加法器和N位寄存器級聯構成，每來一個

37、時鐘脈沖fc，加法器將頻率控制字K與寄存器輸出的累加相位數據相加，送至地址線進行數據輸出，同時把相加后的數據送至寄存器的數據輸入端，以使加法器在下一個時鐘作用下繼續與頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當相位累加器加滿量時就會產生一次溢出，完成一個周期性的信號輸出。相位累加器的工作速度直接影響到輸出信號的最高頻率，因此該模塊的關鍵問題是如何提高相位累加器的工作速度，相位累加器一般可采用流水線編碼方式來減少資源消耗。流水線編碼方式一般用于位數較大，頻率較高時數值相加，可以提高系統數據吞吐率，加快系統速度。為了獲得盡可能高的頻率分辨率，相位累加器的位數要盡可能寬，我們

38、選用32位相位累加器。3.2.3 ROM 表的設計 用相位累加器輸出的數據作為波形存儲器的取樣地址，進行波形的相位-幅值轉換，即可在給定的時間上確定輸出的波形的抽樣幅值，N位的尋址ROM相當于把0°到360°的正弦信號離散成具有2N個樣值的序列，若波形ROM有D位數據位，則2N個樣值的幅值固化在ROM中，按照地址的不同可以輸出相應相位的正弦信號的幅值。相位幅度變換原理如下圖所示。 ROM 波形存儲器 相位累加器波形幅度量化序列 輸出地址數據 圖3.1 相位幅度變換原理圖3.3 DDS關鍵技術設計 相位/幅度變換電路（ROM/RAM）是DDS系統設計的一個關鍵點，該部分是通過

39、一個存放了正弦信號抽樣點幅度編碼的只讀存儲器ROM實現的，將輸入的相位序列轉換為正弦信號的幅度編碼。每個地址對應正弦波一個相位點的幅度信息，把輸入的地址信息映射成正弦波幅度的數字量信號，以驅動D/A轉換電路。 由以上的分析可以得知，輸出信號的分辨率取決于時鐘頻率和相位寄存器的位數。若要提高系統的分辨率，需要增大相位累加器的位數或者減少參考時鐘的頻率，而累加器位數增大時會占用更多的資源，如果用累加器輸出的所有位數在索引查找表，那查找表容量就會非常大，例如將累加器位數增為32位，則需要查找表有4G的數據單元，如此巨大的ROM表容量在實際中將難以實現。所以必須采取一定的措施改進。一般是將以下兩種方法

40、相結合使用。通常的做法是使用相位截斷的辦法來尋址，即將相位累加器的前幾位用來作為查找表的地址線，舍去低幾位。這個原理和PCM編碼的原理是相似的。比如當相位累加器的值在0x45A00x45AF時，那么對應的幅度值都為同一個值，這樣在相位-幅度轉換過程中，我們只需要相位累加器的前12位作為ROM的地址，后面的4位舍棄。當然這種辦法會不可避免地引入一定的噪聲，造成輸出波形性能降低。為了提高相位分辨率，地址位寬應該盡可能寬，我們選用相位累加器的高16位作為地址。 方法二是將離散的正弦信號序列值進行壓縮。由一個周期正弦信號可以看出，ROM并不惜要存儲所有的離散值，而只需要存儲1/4周期的波形數據。具體做

41、法是將ROM表中SIN函數分為四個象限，其中相位累加器的高兩位作為符號位來判定屬于哪個象限。接下來的14位作為1/4正選值查找表的真正尋址位。本方案輸出位寬選為16bit。這一部分的原理圖如下所示。頻率控制字相位累加器相位控制字加法器求補波形存儲器求補 32位 13位10位 MSG 13位11位 圖3.2 離散信號壓縮原理圖 4 硬件設計4.1 芯片簡介 TMS320C54x是為實現低功耗、高性能而專門設計的定點DSP芯片，主要應用在無線通信等應用系統中。TMS320C54x系列DSP是TI公司在繼TMS320C1x、TMS320C2x和TMS320C5x之后推出的新一代16位定點數字信號處理

42、器。TMS320C54x的體系結構采用先進的哈佛結構，程序與數據分開存放，內部具有8條高速并行總線。片內集成有片外的存儲器和片內的外設以及專門用途的硬件邏輯，并配備有功能強大的指令系統，使得芯片具有很高的處理速度和廣泛的應用適應性。再加上采用模塊化的設計以及先進的集成電路技術，芯片的功耗小、成本低、自推出以來已廣泛地應用于移動通信、數字無線電、計算機網絡以及各種專門用途的實時嵌入式系統和儀器儀表中。 AT89C51是一種帶4K字節閃爍可編程可擦除只讀存儲器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低電壓、高性能CMOS 8

43、位微處理器，俗稱單片機。該器件采用ATMEL高密度非易失存儲器制造技術制造，與工業標準的MCS-51指令集和輸出管腳相兼容。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統提供了一種靈活性高且價廉的方案。 4.2 整體電路設計整個硬件電路用到了單片機控制模塊，模數轉換模塊，數模轉換模塊，DSP處理器，顯示和按鍵模塊以及低通濾波器。模數轉換器將外部的模擬信號轉換成數字信號送入數字信號處理器進行處理，單片機控制模塊主要完成顯示和按鍵輸入等一些簡單的控制功能，理論上在本設計中僅僅依靠DSP就可以完成這些功能，但是考慮到DSP在運算

44、方面的優勢而讓其盡量完成計算相關的工作，所以將控制功能轉移到單片機上，這樣也更方便整個硬件電路以后的擴展。DSP芯片主要完成DDS的波形合成工作，這是整個設計的核心部分，它接受來自單片機的控制命令，輸出相應的波形。數模轉換將得到離散的數字序列轉換成模擬波形，經過低通濾波器濾去二次諧波。整個硬件基本結構如下圖所示。 TMS320C5402 處理器AT89S51單片機LPF數模轉換鍵盤輸 入 液晶顯示圖4.1 硬件基本結構框圖4.2.1 DSP時鐘電路設計 一般TMS320C54x芯片的時鐘電路有兩種。一種是利用芯片內部的振蕩器電路與X1、X2/CLK引腳之間連接的一個晶體和兩個電容組成并聯諧振電

45、路，如圖4.2，它可以產生與外加晶體同頻率的時鐘信號。電容一般在030pf之間選擇，它們可以對時鐘頻率起到微調的作用。另一種方法是采用封裝好的晶體振蕩器，將外部時鐘源直接輸入X2/CLK引腳，而將X1引腳懸空，如圖4.3。由于這種方法簡單，一般系統設計都采用這種方案。晶振我們一般采用20M晶振。X2/CLK TMS320C5402 X1 X1TMS320C5402 X2/CLK 3 4（5v） 20pF2 1 圖4.2 內部振蕩器 圖4.3 晶體振蕩電路4.2.2 復位電路設計復位電路一般有兩種，一種是RC復位電路，另一種是采用集成自動監控復位芯片電路。RC復位電路成本低，在一般情況下能夠保證

46、系統的正常復位，但其功耗大，可靠性差，當電源出現瞬態降落時，由于RC的相應速較慢，無法產生符合要求的復位脈沖，另外電阻和電容受環境溫度的影響大，給設計也帶來一些麻煩，所以很多場合都采用采用性能全、價格低、可靠性高的集成自動監控復位芯片復位電路。但是本設計要求不高，所以只采用RC復位電路。 圖4.4 復位電路圖4.2.3 供電電源設計TMS320C5402芯片的電源電壓有3.3V和1.8V兩種，其中3.3V電壓供I/O接口用，1.8V電源主要供器件內部使用。該片芯片的電流消耗主要取決于器件的運算負載能力，就是說如果器件處于全速運行的時候，那么其電流就達到該芯片的電流消耗的極大值，當處于等待狀態時

47、，電流消耗就很小，所以我們在編程的時候盡量讓CPU處于等待狀態或休眠狀態，以降低功耗。電源的產生一般由5V電源電壓產生3.3V、2.5V或1.8V，產生電源的芯片很多，如TI公司的TPS72x和TPS73x系列，這些芯片又分為線性和開關兩種，在設計時應根據實際的需要，如果系統對功耗要求不是很高的情況下，可以使用線性穩壓器，它的使用方法簡單，紋波電壓小，對系統的干擾也?。欢谙到y對功耗要求較高的情況下，應該使用開關電源，因為開關電源的使用效率可以達到90%以上，但其紋波電壓較大，使用它時一般要加濾波器。圖4.5 供電電源電路圖4.2.4 人機接口部分設計為了節省硬件資源，使電路變得簡單，鍵盤輸入

48、部分采用外接4×4個軟鍵盤，使用軟件掃描的方式獲得按鍵信息，因為按鍵需要去除抖動，這些都采用軟件編程方式實現，因原理比較簡單，在此不再贅述。液晶顯示電路則采用12864型號的液晶顯示器，12864是一種圖形點陣液晶顯示器,它主要由行驅動器/列驅動器及128×64全點陣液晶顯示器組成?？赏瓿煽蓤D形顯示，也以顯示8×4個(16×16）點陣)漢字。液晶顯示器和單片機的連接如下圖所示。         圖4.6 LCD與單片機連接4.2.6 5402和D/A的連接 D/A轉換器采用TLV561

49、9，它是基于并行12位單電源D/A轉換器。器件在為低電平時被選中，可以實現12位數據的雙緩沖和單緩沖兩種方式。采用雙緩沖方式時，輸入數據在的上升沿寄存于輸入寄存器，的低電平被鎖存至DAC鎖存器，并刷新DAC轉換器，更新輸出。為了實現數據的雙緩沖，控制具有負載特性的DAC，必須在的上升沿唄驅動為低電平。采用單緩沖方式時，始終保持低電平，使DAC鎖存器處于直通方式，的上升沿鎖存數據，并且刷新DAC轉換器，更新輸出結果。TLV5619與TMS320VC5402的連接方式如下所示。除了DSP和DAC芯片外，還需要一片74AC138作為電路的地址譯碼器。DAC采用單緩沖方式，占用DSP芯片的資源為0x0

50、084H。 5402 A0 A1 A2 A7 R/D11-0A 74138BCG1 Y4G2G3 TLV5619D11-0 圖4.8 5402和D/A的連接4.2.7 電路設計中注意的問題（1）電源與接地的處理印刷板上電路出現電磁干擾的問題，通常都是因為電源線和地線上的噪聲電壓，它不僅會造成電路工作不正常，還會產生較強的電磁輻射。為了減小這些干擾，處理方法為：在印制電路板的電源輸入端跨接一個1000uF電解電容，在電源和電源地之間放置一個0.1uF瓷片電容。地線與電源線加粗，盡量減小地線的阻抗，縮短走線長度等方法。對于多層板，往往專門設置一層地平面，但是多層板的成本較高，而采用在雙面板上作地線

51、網格的方法能獲得幾乎相同的效果。良好的接地對高頻電路來講甚為重要。為了減小地線電感，本印刷板設計中采用的是多點接地法，來盡量增大接地面積，接地線盡量短以減小電感。對于電路板上上下兩層的空余面積，采取地網鋪銅的形式，并在空處打幾個孔使兩層的地網保持電平一致。（2）數模混合電路與空余管腳的處理由于系統既有數字器件又有模擬器件，所以產生了很多數字信號和模擬信號。混合信號電路PCB的設計很復雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。因此在進行PCB設計時，在器件的布局上，遵循數字器件和模擬器件分開擺放，輸出模擬信號線最短輸出，輸入模擬信號線最短輸入，模擬器件的模擬地

52、以最短距離到地的原則。數字集成電路的多余輸入管腳閑置時處于懸空狀態，從邏輯觀點來看，與“1”的輸入狀態的邏輯關系是一樣的，由于開路的輸入端有很高的輸入阻抗，因此容易受到外部的電磁干擾，所以應對器件的空余輸入管腳采用處理措施以防止干擾。一種方法是將閑置的輸入端與使用輸入端并聯，方法簡單，但是增加了前級電路的輸出負擔；另外一種方法是將閑置的輸入端通過電阻上拉到VCC。第二種方法簡單易行，因此在電路設計中對元器件空余的輸入管腳均上拉到了高電平。（3）PCB中的其他抗干擾措施布線時，數據線，地址線和控制線盡量應該短，以減小對地的分布電容；而且其長短和走線方式盡量一致，以免造成各線阻抗差異過大，使信號達

53、到終端時波形差異很大，形成非同步干擾。本板采用雙面走線，所以兩面的線應該盡量垂直，以防止總線間的電磁干擾。避免在高速器件下走線，以免把噪聲耦合至器件內部。5 信號發生器的軟件設計5.1 軟件總體設計系統軟件采用模塊化設計的方法，它是把一個功能完整的較大的程序分解為若干個功能相對獨立的較小的程序模塊，對各個程序模塊分別進行設計、編程和調試，最后把各個調試好的程序模塊連成一個大的程序。模塊化程序設計的優點是單個功能明確設計和調試比較方便、容易完成。一個模塊可以為多個程序所享有。模塊化編程的具體體現是把各個功能相對獨立的模塊作為子函數，主程序是一個不斷循環檢測的結構。當系統上電自檢、初始化后，進入信

54、號輸出的模塊，并且自動查詢按鍵情況，以檢測用戶可能的輸入指令，確定程序將要執行的功能。在本設計中，需要對單片機和DSP兩個器件進行編程，分別完成各自不同的功能，同時要進行相互之間的通信。單片機屬于控制部分，它要完成系統監控功能，系統監控程序是控制單片機按照預定方式運轉的程序，是整個系統的框架。單片機的主要任務是在操作者按下不同的按鍵后，執行相應的任務，各個任務執行的先后順序取決于鍵碼。根據這樣的功能和操作方法，程序總體結構采用鍵碼分析作業調度模型，即作業調度完全服從操作者的意圖。操作者通過鍵盤發出作業調度命令，監控程序接收到控制命令后，通過分析啟功相應的作業。DSP芯片主要是完成信號的合成，它

55、與單片機通過主機接口進行通信，從單片機中獲得相應的命令進行不同的波形合成。DSP從單片機獲得頻率控制字后，經過換算得到定時器的初值，然后啟動定時器進行定時，當定時器中斷后對相位累加器加上一個頻率控制字，同時將相位累加器的值送地址線得到正弦波的數據，而定時器繼續定時。本系統軟件由主監控程序模塊、信號產生模塊、人機交互模塊構成。其中主監控是系統軟件的主程序，上電復位后系統首先進入系統軟件的主程序，它的任務是識別命令、解釋命令，并獲得完成該命令的相應模塊的入口，起著引導器件進入正常工作狀態，協調各部分軟件有條不紊的工作。 5.2 單片機控制部分程序設計程序開始后，運行初始化程序，包括初始化單片機、初始化液晶顯示模塊等。然后掃描鍵盤按鍵狀態，檢查到有鍵按下就運行鍵