1、清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月制作盜版剽竊月制作盜版剽竊必究必究清華大學電機系唐慶玉清華大學電機系唐慶玉1997年制作年制作如發現有人剽竊必定追究！如發現有人剽竊必定追究！第第15章章 可編程邏輯器件可編程邏輯器件PLD千島湖風光千島湖畫面屬唐慶玉千島湖畫面屬唐慶玉個人創作，青山緑水個人創作，青山緑水藍天白云，剽竊必究藍天白云，剽竊必究第第40-41講講1. 概述概述2. PLD的邏輯表示方法和圖形符號的邏輯表示方法和圖形符號3. PLD陣列構造及編程陣列構造及編程4. 復雜可編程邏輯器件復雜可編程邏輯器件(CPLD)第一頁，共45頁。只讀存儲器補充只讀存儲器補充分

2、類：分類：1掩膜掩膜ROM2PROMProgrammable ROM，可編程，可編程ROM3EPROMErasable PROM，紫外線擦除的，紫外線擦除的PROM4EEPROMElectric Erasable PROM，電擦除的，電擦除的PROM 或寫成或寫成 E2PROM只讀存儲器只讀存儲器 Read Only Memory，ROM功能：存儲程序或數據，掉電后仍保存功能：存儲程序或數據，掉電后仍保存第二頁，共45頁。1二極管陣列的掩膜二極管陣列的掩膜ROM 二極管存貯矩陣字地址譯碼器W0W1W2W3A1A0字線位線地址線輸出三態門D3 D2 D1 D0數據線輸出使能 OEA1A0 W3W

3、2 W1 W0 D3D2D1D00 0 0 0 0 1 1 1 1 00 1 0 0 1 0 0 1 0 11 0 0 1 0 0 1 1 0 01 1 1 0 0 0 0 0 1 1每個單元所存數據每個單元所存數據第三頁，共45頁。2PROM熔絲式電路原理熔絲式電路原理字線位線熔斷絲第四頁，共45頁。 3EPROM電路原理電路原理P溝道EPROM構造示意圖（b）EPROM管字線位線+VCC（a）電極PPN基體DSSiO2浮空多晶硅柵P溝道增強型MOS管第五頁，共45頁。1. PLD概述概述PLDProgrammable Logic Devices 大規模集成電路，集成了大量的門電路和觸發器，

4、用戶可編程構成所需電路。大規模集成電路，集成了大量的門電路和觸發器，用戶可編程構成所需電路。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編優點：優點：（1）節省集成芯片的數量）節省集成芯片的數量節省電路板面積，節省電路板面積， 節省電耗，減少產品體積，降低成本節省電耗，減少產品體積，降低成本（2）電路保密，不易被他人仿造）電路保密，不易被他人仿造第六頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編PLD類型類型1PROM型型Programmable ROM2PLA型型 Programmable Logic Array 可編程邏輯陣

5、列可編程邏輯陣列 3PAL型型 Programmable Array Logic可編程陣列邏輯可編程陣列邏輯4GAL型型Generic Array Logic通用陣列邏輯通用陣列邏輯5CPLD型型 Complex PLD復雜復雜簡單簡單第七頁，共45頁。2. PLD的邏輯表示方法及圖形符號的邏輯表示方法及圖形符號(1)PLD的邏輯表示方法的邏輯表示方法固定連接固定連接編程連接編程連接不連接不連接熔絲熔絲第八頁，共45頁。2PLD的圖形符號的圖形符號緩沖門緩沖門AAA相當于相當于&1AAAA B CY與門與門AY&BCA B CY或門或門AY1BCA B CY AY&B可編程連接或不連可編程連接

6、或不連接接第九頁，共45頁。PLD圖形符號續圖形符號續與或門與或門A B C DYACCDBCABY多輸入端或門畫法多輸入端或門畫法多輸入端與門畫法多輸入端與門畫法第十頁，共45頁。門電路符號中美對照表&11&1=1與與或或非非與非與非或非或非異或異或第十一頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編3. PLD陣列構造及編程陣列構造及編程構造構造: AND邏輯陣列邏輯陣列+OR邏輯陣列邏輯陣列 類型類型 AND陣列陣列 OR陣列陣列PROM 連接固定連接固定 可編程（一次性）可編程（一次性）PLA 可編程（一次性）可編程（一次性） 可編程（一次性）可

7、編程（一次性）PAL 可編程（可多次電擦除）可編程（可多次電擦除） 連接固定連接固定GAL 可編程（可多次電擦除）可編程（可多次電擦除） 連接固定連接固定輸出比輸出比PAL增加增加“可編程輸出邏輯宏單元可編程輸出邏輯宏單元”使編程更靈活。使編程更靈活。第十二頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編(1)PROM的內部構造及編程的內部構造及編程 AND陣列固定OR陣列可編程輸出輸入O2 O1 O0I2 I1 I0第十三頁，共45頁。例例1 用用PROM實現半加器實現半加器半加器邏輯式半加器邏輯式F=AB+AB=A BC=ABF CA B BABABA

8、AB如何用如何用PROM實現全加器？實現全加器？第十四頁，共45頁。例例2 用用PROM實現三變量奇數校驗電路實現三變量奇數校驗電路A B CYABCCBACBACBAYABC Y0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1真值表真值表ABCCBACBACBACBABCACBACAB第十五頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編(2) PLA的內部構造及編程的內部構造及編程 AND陣列可編程OR陣列可編程O2 O1 O0I2 I1 I0輸出輸入第十六頁，共45頁。例例3 用用PLA

9、實現三八譯碼器實現三八譯碼器A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只只 =0Y7輸出輸出三八譯碼器真值表三八譯碼器真值表0120AAAY0121AAAY0127AAAYA2 A1 A0Y0 Y1 Y7A2A1A0A2A1A0第十七頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編(3) PAL的內部構造及編程專用輸出構造型的內部構造及編程專用輸出構造型 AND陣列可編程OR陣列固定輸出0輸入O0I2 I1 I0O1輸出1實現組合邏輯電路實現組合邏輯電路GAL構造類似構造類似第十八頁，共45頁。例例4：寫出：寫出PALGA

10、L陣列輸出陣列輸出X的表達式的表達式英文教材數字電子技術習題選編清華大學電機系 唐慶玉2002年9月16日XABCCBABCBCACBAXBCCBCACBCACBB將此式化簡將此式化簡第十九頁，共45頁。例例5：Y=AB+AC+BC，用，用PALGAL陣列實現該式。陣列實現該式。BCACBACABABCBCAABCCBAABCCABABCAABCBBACCCABBCACABX)()()(英文教材數字電子技術習題選編清華大學電機系 唐慶玉2002年9月16日XACB第二十頁，共45頁。例例6：分別在：分別在PROM和和GAL陣列上畫出七段顯示譯碼器陣列上畫出七段顯示譯碼器 邏輯電路圖邏輯電路圖Y

11、aYaabcdefg譯譯 碼碼 器器YbYbYcYcYdYdYeYeYfYfYgYgA A3 3A A2 2A A1 1A A0 0七段顯示譯碼電路七段顯示譯碼電路時鐘可定義成輸入第二十一頁，共45頁。七七段段顯顯示示譯譯碼碼電電路路真真值值表表十進制數十進制數 A A3 3A A2 2A A1 1A A0 0 Ya Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf Yg 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 11 1 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 1 1 0 0 0 0 10 1 1 0 0

12、0 0 1 2 2 0 0 1 0 1 1 0 1 1 0 1 20 0 1 0 1 1 0 1 1 0 1 2 3 3 0 0 1 1 1 1 1 1 0 0 1 30 0 1 1 1 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 1 0 0 1 1 40 1 0 0 0 1 1 0 0 1 1 4 5 5 0 1 0 1 1 0 1 1 0 1 1 50 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 66 0 1 1 0 0 0 1 1 1 1 1 6 7 7 0 1 1 1 1 1 1 0 0 0 0 70 1 1 1 1 1

13、1 0 0 0 0 7 8 8 1 0 0 0 1 1 1 1 1 1 1 81 0 0 0 1 1 1 1 1 1 1 8 9 9 1 0 0 1 1 1 1 0 0 1 1 91 0 0 1 1 1 1 0 0 1 1 9 第二十二頁，共45頁。用真值表設計用真值表設計YaYa的邏輯表示式的邏輯表示式 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 01 0 0 0 1 02 0 0 1 0 1 2 0 0 1 0 1 3 0 0 1 1 1 3 0 0 1 1 1 4 0 1 0 0 0 4 0 1 0 0

14、0 5 0 1 0 1 1 5 0 1 0 1 1 6 0 1 1 0 0 6 0 1 1 0 0 7 0 1 1 1 1 7 0 1 1 1 1 8 1 0 0 0 1 8 1 0 0 0 1 9 1 0 0 1 19 1 0 0 1 1用輸出為用輸出為1的項寫出與或表達式，不化簡的項寫出與或表達式，不化簡0123012301230123012301230123AAAAAAAAAAAAAAAAAAAAAAAAAAAAYa同理寫出同理寫出YbYg的邏輯表達式的邏輯表達式第二十三頁，共45頁。用用PROM陣列實現七段顯示譯碼器邏輯陣列實現七段顯示譯碼器邏輯01230123012301230123

15、01230123AAAAAAAAAAAAAAAAAAAAAAAAAAAAYaA3 A2 A1 A0YaYbYg第二十四頁，共45頁。A3A2A1A000110100100111101111111000無所謂項當無所謂項當1 1處理處理用卡諾圖化簡用卡諾圖化簡YaYa的邏輯表示式的邏輯表示式Ya=A3+A2A0+A2A1+A2A0 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 01 0 0 0 1 02 0 0 1 0 1 2 0 0 1 0 1 3 0 0 1 1 1 3 0 0 1 1 1 4 0 1 0 0

16、0 4 0 1 0 0 0 5 0 1 0 1 1 5 0 1 0 1 1 6 0 1 1 0 0 6 0 1 1 0 0 7 0 1 1 1 1 7 0 1 1 1 1 8 1 0 0 0 1 8 1 0 0 0 1 9 1 0 0 1 19 1 0 0 1 1第二十五頁，共45頁。在在GAL陣列上實現七段顯示譯碼器邏輯陣列上實現七段顯示譯碼器邏輯Ya=A3+A2A0+A2A1+A2A0英文教材數字電子技術習題選編清華大學電機系 唐慶玉2002年9月16日YaA3A2A1A1A2A3A0A0第二十六頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編(4)

17、PAL的內部構造及編程存放器輸出構造型的內部構造及編程存放器輸出構造型 功能：可編程組成記憶、功能：可編程組成記憶、計數、移位、存放等時序計數、移位、存放等時序邏輯電路邏輯電路I2 I1 I0反饋信號CLKOE輸出使能三態輸出DQQDQQ8輸入輸入8輸出輸出固定固定GAL構造類似構造類似第二十七頁，共45頁。(5) GAL的內部構造及編程的內部構造及編程GAL的內部構造與的內部構造與PAL根本一樣，只是在輸出端增加了根本一樣，只是在輸出端增加了“可編程輸出邏輯宏單元，其輸出狀態可可編程輸出邏輯宏單元，其輸出狀態可由用戶定義，這樣，使編程更靈敏。由用戶定義，這樣，使編程更靈敏。GAL16V8I0

18、/CLK I1 I2 I3 I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE20111012-9腳輸入（固定）1腳時鐘可定義成輸入11腳 輸出使能可定義成輸入12-19腳輸出（也可定義成輸入）I/O O I/O第二十八頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編例例7 用用PAL或或GAL組成二位減法器組成二位減法器 CLK FB FA 0 1 1 1 1 0 2 0 1 3 0 0 4 1 1SCLKOE輸出使能FADQQDQQFBQBQAQAQAQBQBSS狀態方程狀態方程SQSQQnAnAnA

19、1nAnAQQS1 , 1nBnAnBnAnBQQQQQS1 , 1SQSQQQQQnBnBnAnBnAnB)(10011010100 :ABQQ第二十九頁，共45頁。例例8 GAL16V8型型GAL可編程邏輯器件的編程方法介紹可編程邏輯器件的編程方法介紹 GAL16V8I0/CLK I1 I2 I3 I4 I5 I6 I7 I8 GNDVCC F7 F6 F5 F4 F3 F2 F1 F0 I9/OE2011101A0 A1 A2 A3 A4 A5 A6 A7 A8 A11 Y6 Y5 Y4 Y3 Y2 Y1 A10 A9 輸入輸出輸入輸出定義定義FAST MAP GAL編程源文件編程源文件

20、1：GAL16V8 ；型號2：Logic Gates；設計電路名稱3：2003.10 ；日期4：TANG ；設計人5： A0 A1 A2 A3 A4 A5 A6 A7 A8 GND ；1-10腳定義6： A9 A10 Y1 Y2 Y3 Y4 Y5 Y6 A11 VCC ；11-20腳定義Y1=A9A10Y2=A7+A8Y3=A5A6Y4=A3 + A4Y5=A1A2 + A1A2Y6=A0A11 + A0A117： Y1= A9*A10 ；邏輯運算；邏輯運算8： Y2= A7+A89： Y3=/A5+/A610：Y4=/A3*/A411：Y5=A1*/A2+ /A1*A212： Y6=A0*A

21、11+ /A0*/A1113：DESCRIPTION ；完畢；完畢第三十頁，共45頁。4. 復雜可編程邏輯器件復雜可編程邏輯器件CPLDCPLD型號：型號：Altera EPF10K10LC84-4 內部有內部有6000門以上，可編程組成各種組合邏輯電路、門以上，可編程組成各種組合邏輯電路、 觸發器、存放器、計數器等復雜數字電路觸發器、存放器、計數器等復雜數字電路 速度達速度達40MHz 200MHz 84引腳，其中引腳，其中59個可用于個可用于I/O引腳引腳 可由單片機或可由單片機或PC機控制機控制1特性特性電路繪圖法編程軟件（電路繪圖法編程軟件（Graphic Editor file）數字

22、硬件描述語法（數字硬件描述語法（AHDL描述語法）描述語法）第三十一頁，共45頁。2CPLD實驗系統框圖實驗系統框圖CPLD下載板I/O實驗板RS-232Altera CPLD芯片：EPF10K10LC84-4串行E2PROM： SE2PROM ，8KB按鈕，開關，鍵盤，數碼管，單脈沖，連續脈沖第三十二頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編CPLD下載板元件分布圖下載板元件分布圖CPLD芯片芯片P01P42引腳插座引腳插座P43P84引腳插座引腳插座SEEPROM穩壓塊穩壓塊RS-232串行接口串行接口單片機插座單片機插座振蕩器第三十三頁，共45

23、頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編I/O實驗板元件分布圖實驗板元件分布圖P55P56P57P58P60P61P62P63P64P65P66P67P69P70P71P72P01P02P03P04P06P07P08P09P34P35P36P37P39P40P41P42SWP1 SWP2 SWP3 SWP41023546798ABDCEF6個七段LED數碼管3個8位邏輯輸入開關16個邏輯電平檢測LED3個CPLD下載板插座J1J2J316個邏輯電平檢測LED1個57點陣LED顯示器1個米字形LED顯示器4 4矩陣鍵盤2個連續可調脈沖發生器4個單脈沖按鍵P81

24、 P82 P83 P84第三十四頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003年年11月月15日編日編例例1 用繪圖法設計用繪圖法設計“投幣洗衣機電路投幣洗衣機電路設計思路：設計思路： 投幣數投幣數 5，OK=1，洗衣機啟動。洗衣機啟動。 只投只投1分硬幣，用按鍵分硬幣，用按鍵SWP1模擬，按一次投模擬，按一次投1分，用三位計數器分，用三位計數器Q1C Q1B Q1A表示；表示； 只投只投2分硬幣，用按鍵分硬幣，用按鍵SWP2模擬，按一次投模擬，按一次投2分，用二位計數器分，用二位計數器Q2B Q2A表示；表示； 只投只投5分硬幣，用按鍵分硬幣，用按鍵SWP3模擬，按一次投模擬

25、，按一次投5分，用一位計數器分，用一位計數器Q5表示；表示；OK清清01分分2分分5分分投幣洗衣機電路投幣洗衣機電路第三十五頁，共45頁。投幣洗衣機電路真值表投幣洗衣機電路真值表Q1C Q1B Q1A Q2B Q2A Q5 OK 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 152221212112111 QQQQQQQQQQQQQQOKABBABBAABACAC52221212112111QQQQQQQQQQQQQQOKABBABBAABACAC邏輯表達式邏輯表達式第三十六頁，共45頁。清華大學電機系唐慶玉清華大學電機系唐慶玉2003

26、年年11月月15日編日編用繪圖法設計用繪圖法設計“投幣洗衣機電路投幣洗衣機電路52221212112111QQQQQQQQQQQQQQOKABBABBAABACAC7490749074175RESETSWP3SWP2SWP1OK第三十七頁，共45頁。例例2 用用AHDL描繪語法和繪圖法設計電路：描繪語法和繪圖法設計電路： 將一個將一個2位位16進制數轉換為進制數轉換為2位位10進制數進制數2位位16進制數進制數 2位位10進制數進制數 00H 00D 01H 01D 0AH 10D 0BH 11D 62H 98D 63H 99D 2位位16進制數和進制數和2位位10進制數的對應關進制數的對應關

27、系系轉換電路真值表轉換電路真值表8位二進制數位二進制數 二位二位BCD碼碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 0000 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010 1001 1000 01100011 1001 1001第三十八頁，共45頁。將一個將一個2位位16進制數轉換為進制數轉換為2位位10進制數進制數轉換電路真值表轉換電路真值表8位二進制數位二進制數 二位二位BCD碼碼H7 H6 H0 DA7 DA6 DA0 00000000 0000 0000 00000001 0000 0001 00001010 0001 0000 00001011 0001 0001 01100010