1、實驗三CMOS集成邏輯門的邏輯功能與參數測試 一、實驗目的 1、掌握CMOS集成門電路的邏輯功能和器件的使用規則 2、學會CMOS集成門電路主要參數的測試方法 二、實驗原理1、 CMOS集成電路是將N溝道MOS晶體管和P溝道 MOS晶體管同時用于一個集成電路中，成為組合二種溝道MOS管性能的更優良的集成電路。CMOS集成電路的主要優點是： (1)功耗低，其靜態工作電流在109A數量級，是目前所有數字集成電路中最低的，而TTL器件的功耗則大得多。(2)高輸入阻抗，通常大于1010，遠高于TTL器件的輸入阻抗。(3)接近理想的傳輸特性，輸出高電平可達電源電壓的 99.9以上，低電平可達電源電壓的0

2、.1以下，因此輸出邏輯電平的擺幅很大，噪聲容限很高。(4)電源電壓范圍廣，可在3V18V范圍內正常運行。(5)由于有很高的輸入阻抗，要求驅動電流很小，約0.1A，輸出電流在5V電源下約為 500A，遠小于TTL電路，如以此電流來驅動同類門電路，其扇出系數將非常大。在一般低頻率時，無需考慮扇出系數，但在高頻時，后級門的輸入電容將成為主要負載，使其扇出能力下降，所以在較高頻率工作時，CMOS電路的扇出系數一般取1020。 2、CMOS門電路邏輯功能盡管CMOS與TTL電路內部結構不同，但它們的邏輯功能完全一樣。本實驗將測定與門CC4081，或門CC4071，與非門CC4011，或非門CC4001的

3、邏輯功能。各集成塊的邏輯功能與真值表參閱教材及有關資料。 3、CMOS與非門的主要參數CMOS與非門主要參數的定義及測試方法與TTL電路相仿，從略。 4、CMOS電路的使用規則 由于CMOS電路有很高的輸入阻抗，這給使用者帶來一定的麻煩，即外來的干擾信號很容易在一些懸空的輸入端上感應出很高的電壓，以至損壞器件。CMOS電路的使用規則如下： (1) VDD接電源正極，VSS接電源負極（通常接地），不得接反。CC4000系列的電源允許電壓在318V范圍內選擇，實驗中一般要求使用515V。 (2) 所有輸入端一律不準懸空 閑置輸入端的處理方法： a) 按照邏輯要求，直接接VDD（與非門）或VSS（或

4、非門）。 b) 在工作頻率不高的電路中，允許輸入端并聯使用。 (3) 輸出端不允許直接與VDD或VSS連接，否則將導致器件損壞。 (4) 在裝接電路，改變電路連接或插、拔電路時，均應切斷電源，嚴禁帶電操作。 (5) 焊接、測試和儲存時的注意事項： a、電路應存放在導電的容器內，有良好的靜電屏蔽； b、焊接時必須切斷電源，電烙鐵外殼必須良好接地，或拔下烙鐵，靠其余熱焊接； c、所有的測試儀器必須良好接地； 三、實驗設備與器件 1、+5V直流電源 2、雙蹤示波器 3、連續脈沖源 4、邏輯電平開關 5、邏輯電平顯示器 6、直流數字電壓表 7、直流毫安表 8、直流微安表9、CC4011、CC4001、

5、CC4071、CC4081、電位器 100K、電阻 1K 四、實驗內容1、 CMOS與非門CC4011參數測試（方法與TTL電路相同） (1)測試CC4011一個門的ICCL，ICCH，IiL，IiH (2)測試CC4011一個門的傳輸特性（一個輸入端作信號輸入，另一個輸入端接邏輯高電平） (3)將CC4011的三個門串接成振蕩器，用示波器觀測輸入、輸出波形，并計算出tpd值。 2、驗證CMOS各門電路的邏輯功能，判斷其好壞。 驗證與非門CC4011、與門CC4081、或門CC4071及或非門CC4001邏輯功能，其引腳見附錄。以CC4011為例：測試時，選好某一個14P插座，插入被測器件，其

6、輸入端A、B 接邏輯開關的輸出插口，其輸出端Y接至邏輯電平顯示器輸入插口，撥動邏輯電平開關，逐個測試各門的邏輯功能，并記入表31中。輸 入 輸 出ABY1Y2Y3Y400011011 表31 圖31 與非門邏輯功能測試 3、觀察與非門、與門、或非門對脈沖的控制作用。 選用與非門按圖32(a)、(b)接線，將一個輸入端接連續脈沖源（頻率為20KHz），用示波器觀察兩種電路的輸出波形，記錄之。然后測定“與門”和“或非門”對連續脈沖的控制作用。 (a) (b)圖32 與非門對脈沖的控制作用 五、預習要求 1、復習CMOS門電路的工作原理 2、熟悉實驗用各集成門引腳功能 3、畫出各實驗內容的測試電路與數據記錄表格 4、畫好實驗用各