1、同時(shí)多線程技術(shù)及應(yīng)用同步多線程技術(shù)分析同步多線程技術(shù) (SMT) 的誕生研究人員一直在致力于提高程序的運(yùn)行速度，擴(kuò)大內(nèi)存容量，提升處理器的工作頻率 , 提供 緩存等等 ?其中處理器的頻率提升是最直觀的， 但是其瓶頸和散熱量的問(wèn)題也已非常明顯 . 多線程 和多核處理器成為另外一種提升性能的方式。 通過(guò)查閱資料， 我們發(fā)現(xiàn)如果要發(fā)揮多 核處理器的 優(yōu)勢(shì)，很多時(shí)候程序員需要修改已有的代碼(特別是那些卓越的大型程序 )，而處 理器內(nèi)部的多線程是對(duì)指令的優(yōu)化，無(wú)需再次編程，這使得它更容易投入使用，這也許意味 著它比多核更容易給 開(kāi)發(fā)人員提供幫助。同步多線程技術(shù) (SMT) 正是這樣一種可以提高處理 器的

2、效率和性能體系結(jié)構(gòu) 模型，其目的是在現(xiàn)有硬件條件下，通過(guò)提高計(jì)算能力來(lái)提高處理 器的性能。SMT 是對(duì)以前技術(shù)的改良，下面是幾個(gè)同步多線程技術(shù)出現(xiàn)之前的處理器技術(shù)： 多重啟動(dòng)處理器 (M U Itip 1 eIssue Proce S s o rs) : 運(yùn)用在超標(biāo)量和 VLIW 上的多重啟動(dòng) 處理 器，其目的是為了降低平均 CPI ,通過(guò)在一個(gè)周期內(nèi)啟動(dòng)多條指令， 充分利用處理器的 功能單元。 多線程處理器 ( Multi t h readedPr ocessor s ): 多線程處理器主要通過(guò)降低操作延遲 以提高處理 器的效率，比方說(shuō) cache 失效和需要長(zhǎng)執(zhí)行周期的指令。一個(gè)多線程處理

3、器通 過(guò)分配給每個(gè)線 程獨(dú)立的 PC(p r ogram co u nte r ) 和存放器來(lái)保持線程間相互獨(dú)立的 狀態(tài)。由于每個(gè)處理器在 切換上下文時(shí)幾乎沒(méi)有延遲，所以每個(gè)周期可以啟動(dòng)來(lái)自不同線程 的指令。由于存在別離的、獨(dú) 立的上下文和指令資源，多線程體系結(jié)構(gòu)才能利用線程級(jí)并行性(TLP),從而提高處理器的效率？就如同多重啟動(dòng)結(jié)構(gòu)依賴于指令級(jí)并行性(ILP)樣，多線程處理器更依賴于線程級(jí)并行性(TLP).但是多線程處理器不能在同一個(gè)周期內(nèi)啟動(dòng)來(lái)自不同線程的指令。因此 , 當(dāng)一個(gè)周期內(nèi)，單線程無(wú)法找到足夠的指令級(jí)并行性，處理器資源就被浪費(fèi)了。多處理器 Multiprocessors (CMP

4、 and SMP): 多處理器結(jié)構(gòu)可能是一個(gè)包含了多處 理器核心 (AKA 芯片多處理器或者 CMP) 的包，也可能是在同一個(gè)計(jì)算機(jī)上的兩個(gè)或多個(gè) 物理處理器包 (AKA 對(duì)稱多處理器 SMP) 。多處理器結(jié)構(gòu)通過(guò)允許線程同步執(zhí)行來(lái)提高 總體的性能 ?就如同多 線程處理器， 多處理器也要依賴于線程級(jí)并行性來(lái)提高性能但是多處 理器結(jié)構(gòu)并沒(méi)有提高總體的 處理器資源利用率，因?yàn)樵诋?dāng)前線程沒(méi)有足夠的并行性時(shí)，處理 器資源還是閑置了 .在這些處理器有缺陷的情況下 , 'simultaneous multi - t h r e ad i ng “的概念由一些 科研人員 提出。同步多線程技術(shù)(SMT

5、)的原理同步多線程技術(shù)試圖解決上面提到的幾種缺點(diǎn)。同步多線程技術(shù)通過(guò)兩種途徑來(lái)提高處理器的總體性能。1)同步多線程技術(shù)允許處理器在一個(gè)周期內(nèi)執(zhí)行多個(gè)線程的指令而不需要切換上下文一因?yàn)?，我們可以在這種模型中，同時(shí)利用線程級(jí)并行性 (TLP) 和指令級(jí)并行性 (ILP)o 我們可以 在任何一個(gè) 周期內(nèi)，更有效地利用處理器的資源從而減少水平浪費(fèi) .In miaRiv:rsiruui o nsIrwium 小同時(shí)多線程技術(shù)及應(yīng)用2 同時(shí)多線程技術(shù)不會(huì)由于不同的處于激活狀態(tài)的線程的結(jié)合而阻止指令的啟動(dòng)。也就是說(shuō)如果由于產(chǎn)生了高延遲的操作或資源沖突，而使得一個(gè)線程掛起，僅有一個(gè)線程處于激活狀態(tài)，那該線程就

6、可以使用所有可用的發(fā)射槽 .由于在這個(gè)線程中的指令沒(méi)有被阻塞，結(jié) 果垂直浪費(fèi)就 消除了 .個(gè)基于同時(shí)多線程技術(shù)的處理器，每個(gè)周期都從所有線程中挑選指令，啟動(dòng)并執(zhí)行更多的指令,這樣能夠更好的利用處理器資源口多重啟動(dòng)處理器能夠在每個(gè)周期內(nèi)執(zhí)行多條指令，當(dāng)單個(gè)時(shí)鐘周期內(nèi)指令級(jí)并行性很低時(shí)，這種處理器的效率是很低的。多線程和多處理器結(jié)構(gòu)減少了由于長(zhǎng)延遲操作和資源沖突而產(chǎn)生的限制，但是也增加了開(kāi)銷經(jīng)濟(jì)上的和規(guī)模上的開(kāi)銷，還未必能夠十分有效的使用處理器資源.Multiple Lsuc(4 iosue slots) (2-thrc*c同時(shí)多線程技術(shù)融合了多線程處理器和超標(biāo)量體系結(jié)構(gòu)處理器技術(shù)，既具有超標(biāo)量體

7、系 結(jié)構(gòu)的每個(gè)時(shí)鐘周期執(zhí)行多條指令的性能，又具有硬件多線程處理器的同時(shí)能執(zhí)行多個(gè)程序線程的性能從而在一個(gè)時(shí)鐘周期內(nèi)既能執(zhí)行來(lái)自同一線程的多個(gè)指令，也能執(zhí)行多條來(lái)自不同線程的指令。所以當(dāng)某一線程指令級(jí)并行程度高時(shí)，處理器可以滿足它的要求。而當(dāng)每個(gè)線程都是低指令級(jí)并行時(shí)，處理器可以從不同的線程中選擇指令來(lái)執(zhí)行，并且能夠在這些指令中動(dòng)態(tài)地安排機(jī)器資源，使機(jī)器資源得到最有效的利用。同步多線程技術(shù)SMT的優(yōu)勢(shì) 指令級(jí)和線程級(jí)并行操作由于SMT有成功的支持指令級(jí)和線程級(jí)并行操作，所以SMT能夠更有效的利用資源，既 加大了吞吐量，也提高了速度。 低功耗多線程處理器由于它的高吞吐率這一原因，使得它在很多低功耗

8、和功率受限設(shè)備的設(shè)計(jì)和 應(yīng)用中具有很大的吸引力。首先，它通過(guò)多線程提供了額外的并行性，使得處理器并不太依賴于大量的指令預(yù)測(cè)，因此，它在預(yù)測(cè)和從不提交指令上消耗很小；其次，當(dāng)運(yùn)行多線程時(shí)，由 于它較高而且更多的并行性，使得沒(méi)有被充分利用的資源的能耗也減少了。另外，多線程結(jié)構(gòu)允許線程選擇機(jī)制和指令動(dòng)態(tài)分配機(jī)制有更大的設(shè)計(jì)調(diào)整和權(quán)衡空間，以適應(yīng)降低功耗的需求目標(biāo)。在編譯器和操作系統(tǒng)設(shè)計(jì)時(shí)可以充分利用多線程結(jié)構(gòu)的優(yōu)勢(shì)和對(duì)低功耗的支持對(duì)應(yīng)用程序進(jìn)行低功耗優(yōu)化和線程調(diào)度，以獲得通過(guò)軟件和體系結(jié)構(gòu)相結(jié)合來(lái)隆低功耗的效果。同步多線程技術(shù)SMT的缺點(diǎn)在共拿資源使得SMT獲得性能提高的同時(shí)，它也存在著潛在的缺點(diǎn)。

9、由于它的同時(shí)多線程指令發(fā)射，SMT可能更強(qiáng)調(diào)了片內(nèi)硬件的共享，這就有可能帶來(lái)沖突的增加和競(jìng)爭(zhēng)現(xiàn)象。當(dāng)多個(gè)線程或進(jìn)程的操作集在共拿結(jié)構(gòu)和分支預(yù)測(cè)表上發(fā)生沖突時(shí)，就會(huì)出現(xiàn)第一種現(xiàn)象；這種共拿結(jié)構(gòu)的主要任務(wù)是“暫存線程的某些執(zhí)行狀態(tài)，包括存儲(chǔ)狀態(tài)、尋址變換、或分支歷史？隨著多個(gè)線程的執(zhí)行，沖突會(huì)降低硬件資源的有效性，由于操作系統(tǒng)要在多個(gè)線程之間進(jìn)同時(shí)多線程技術(shù)及應(yīng)用理器可能加劇共享資源的沖突，因而降低了局部性?最突出的可能就是對(duì)共拿 C ache 命中率的影響 ?當(dāng)多個(gè)線程產(chǎn)生過(guò)分的資源競(jìng)爭(zhēng)而不是沖突時(shí), 就會(huì)引起第二種現(xiàn)象的出現(xiàn) ? SMT 可能要比傳統(tǒng)的處理器經(jīng)歷更多的競(jìng)爭(zhēng)，因?yàn)椋?個(gè)線 程要競(jìng)爭(zhēng)共拿功能部件，比方 cache 、端口等資源 ?現(xiàn)代的軟件很可能加劇這一問(wèn)題 , 因?yàn)檫@些應(yīng) 用程序并沒(méi)有為要在 SMT 上運(yùn)行而設(shè)計(jì) ?因此，軟件不可能有效地共拿資源， 甚至更壞的情況是 在 SMT 上引起劇烈的資源競(jìng)爭(zhēng)；結(jié)論從處理器工業(yè)的今天的走