1、1、 ARM 處理器工作模式有幾種 ?各種工作模式下分別有什么特點 ?ARM處理器有 7 種工作模式，這7 種模式及其特點是：快速中斷模式 (fiq)支持高速數據傳輸或通道處理， 外部中斷 fiq 信號有效且 CPSR的 F=0進入。中斷模式 (irq)用于通用中斷處理，外部中斷irq信號有效 CPSR的 I=0 進入。管理員模式 (svc)- 操作系統的保護模式， 復位、軟件中斷 進入。主要用于 SWI( 軟件中斷 ) 和 OS(操作系統 ) 。這個模式有額外的特權，允許你進一步控制計算機。中止模式 (abt)- 支持虛擬內存和 / 或內存保護 預取指令中止 / 數據中止 進入未定義模式 (

2、und)-支持硬件協處理器的軟件仿真（浮點、向量運算）未定義指令 進入系統模式 (sys)- 支持操作系統的特殊用戶模式 ( 運行操作系統任務）用戶模式 (usr)正常的程序執行模式，此模式應用程序不能訪問受操作系統保護的資源，不能改變模式，除非異常發生。2、ARM 處理器總共有多少個寄存器，這些寄存器按其在用戶編程中的功能是如何劃分的?這些寄存器在使用中各有何特殊之處 ?答： ARM微處理器共有 37 個 32 位寄存器，其中 31 個為通用寄存器， 6 個為狀態寄存器。31 個通用寄存器根據其編程特點可分為如下幾種類型：1、不分組寄存器 R0-R7 為所有模式共享2、分組寄存器 R8-R1

3、2R8_fiq-R12_fiq ： FIQ 模式下的寄存器R8-R12：其它模式共享3、分組寄存器R13-R14分為 6 組，用戶、系統一組，其他每種模式一組。R13_<mode>通常用作堆棧指針SP，R14_<mode>通常用作子程序鏈接寄存器，當進入子程序時，常用來保存PC的返回值其中， mode為以下幾種模式之一： usr 、 fiq 、irq 、svc 、 abt 、 und。4、程序寄存器R15 （ PC）所有模式共享6 個狀態寄存器：一個 CPSR當前程序狀態寄存器，保存當前程序狀態。五個程序狀態備份寄存器SPSR(svc,abt,und,irq,frq)，

4、只有在異常模式下，才能被訪問；各異常模式都擁有屬于自己的 SPSR，當發生異常時，SPSR用來保存 CPSR的值，從異常退出時則可由 SPSR來恢復 CPSR。3、試述 ARM 處理器對異常中斷的響應過程。答：當一個異常出現以后， ARM微處理器執行完當前指令后（復位異常除外）會執行以下幾步操作：1. 將下一條指令的地址存入相應連接寄存器 LR（R14_XXX），以便程序在處理異常返回時能從正確的位置重新開始執行。2. 將 CPSR復制到相應的 SPSR中。3. 根據異常類型，強制設置 CPSR的運行模式位。4. 強制 PC從相關的異常向量地址取一條指令執行，從而跳轉到相應的異常處理程序處。4

5、、如何從異常中斷處理程序中返回?需要注意哪些問題?答：異常處理完畢之后， ARM微處理器會執行以下幾步操作從異常返回：1. 將連接寄存器 LR（R14_XXX）的值減去相應的偏移量后送到 PC中。2. 將 SPSR復制回 CPSR中，恢復原處理器工作模式。3. 若在進入異常處理時設置了中斷禁止位，要在此清除。注意問題：異常處理返回時， IRQ和 FIQ 必須返回前一條指令，以便執行因進入異常而被“占據”的指令。 預取指中止必須返回前一條指令， 以便執行在初次請求訪問時造成存儲器故障的指令。 數據中止必須返回前面第二條指令，以便重新執行因進入異常而被占據的指令之前的數據傳送指令。5、ARM 處理

6、器版本的變化主要體現在內核的變化和內核的擴展哪些方面？答： ARM處理器版本的變化主要體現在內核的擴展和擴充。ARM內核的擴展主要是增加 ARM核外圍的組件，以改善 ARM性能，提供資源管理等功能。主要有 3 種硬件擴展：1 、ARM內核擴展 cache 和緊耦合存儲器2 、擴展存儲管理3 、擴展協處理器接口（控制 cache、 TCM和存儲管理）ARM內核擴充主要是增加 ARM核功能，通常將具有某些特殊功能的 ARM內核稱為它的某種變種，到目前為止ARM定義了如下變種：1、T 變種2、M變種3、E變種Thumb 指令集長乘指令增強型 DSP指令4、J 變種java加速器Jazelle6、簡述

7、 處理器啟動時的模式轉換過程。處理器啟動時，首先進入管理員模式 (svc)，此后進入除用戶模式之外的其他模式，主要完成各模式的堆棧設置，最后進入用戶模式，運行用戶程序。7、 ARM 存儲器的存儲周期有幾種類型，對應于cache 訪問和存儲器訪問是何存儲周期？ARM 存儲器的存儲周期有 4 種類型，它們分別是：空閑周期、順序周期、協處理器寄存器傳送周期和非順序周期，對應于 cache 訪問的存儲周期是空閑周期和順序周期，對應于存儲器訪問的存儲周期是非順序周期。8、何謂 cache？簡述 cache 的工作原理。Cache即高速緩沖存儲器是位于CPU 與內存之間的高速存儲器，它的容量比內存小但交換

8、速度快。在 cache 存儲系統當中，把主存儲器和cache 都劃分成相同大小的塊。主存地址由塊號M 和塊內地址N 兩部分組成。同樣，cache的地址也由塊號m 和塊內地址n 組成。 然而 cache 是相連存儲器， 裝入時， 通過地址變換部件把主存地址中的塊號 M 變成 cache 的塊號 m，塊號 M 保存在塊號為m的cache塊的標記區，數據塊裝入cache緩沖區。當CPU要訪問cache 時，CPU送來主存地址，放到主存地址寄存器中。然后通過地址變換部件把主存地址中的塊號M 變成 cache的塊號 m，并放到 cache 地址寄存器當中。同時將主存地址中的塊內地址 N 直接作為 cac

9、he的塊內地址 n 裝入到 cache地址寄存器中。 如果地址變換成功 （通常稱為 cache命中），就用得到的cache地址去訪問cache，從 cache中取出數據送到 CPU 中。如果地址變換不成功，則產生 cache 失效信息，并且接著使用主存地址直接去訪問主存儲器。9、簡述全相聯 cache、直接映象 cache、組相聯 cache 其主存地址至 cache 地址的變換過程和數據檢索過程。全相聯 cache 地址的變換過程和數據檢索過程：把內存地址的塊號與 cache 目錄區的主存塊號比較，若相同則命中， 然后塊內地址檢索 cache 塊/行的某字； 否則訪問內存。直接映象 cach

10、e 地址的變換過程和數據檢索過程：1、根據 內存地址的 塊號找到 cache 的對應塊。2、把內存地址的區號與cache 塊的標記比較， 若兩者相等且有效位為1，則為命中， 以塊內地址訪問Cache 數據區。若兩者不相等或有效位不為1，則訪問內存。組相聯 cache 地址的變換過程和數據檢索過程：1、首先以 內存 地址的組號q 找到 cache 中的組。如：物理地址的組號為1，則對應 cache 第 1 組。2、由于主存與cache 其組內的塊之間采用全相連映射，因此把 內存 地址的區號、組內塊號與cache 目錄區所存的區號、組內塊號比較，若有相同者則為命中。3、若命中，以物理地址的塊內地址

11、查找某字，否則訪問內存。10、何謂寫通cache 和寫回 cache，兩者有何區別？采用寫通法進行數據更新的cache 稱為寫通cache。寫通法是指CPU 在執行寫操作時，必須把數據同時寫入cache 和主存。采用寫回法進行數據更新的cache稱為寫回cache。寫回法是指CPU在執行寫操作時，被寫的數據只寫入cache，不寫入主存。僅當需要替換時，才把已經修改的cache塊寫回到主存中。寫通 cache 和寫回 cache 的區別主要體現在 執行寫操作時數據是否同時寫入主存， 寫通 cache 的欲寫 數據同時寫入 cache和主存； 寫回 cache 的欲寫 數據只寫入 cache，不寫

12、入主存， 僅當需要替換時， 才把已經修改的 cache 塊寫回到主存中。11、說明 ARM 存儲器存儲訪問過程。12、 arm 的 MMU 主要主要實現何功能。答： MMU 主要主要實現功能是：1、 虛擬存儲空間到物理存儲空間的映射。在ARM中采用了頁式虛擬存儲管理，通過兩級頁表實現虛擬地址到物理地址的映射。2、 存儲器訪問權限的控制。3、 設置虛擬存儲空間的緩沖的特性，主要包括Cache、write buffer 的配置。13、協處理器cp15 主要主要實現何功能。答：協處理器 cp15 用于處理、控制ARM 的特殊性能，包括：1、片上存儲器管理單元(MMU) 的特性。2、指令、數據緩存的特

13、性。3、寫緩沖器的特性。為控制這些特性，CP15 提供了 16 個額外寄存器。14、簡述MMU使能時存儲訪問過程。（設chach為一級cache）答：使能通過配置MMU cp15時存儲訪問過程寄存器，設置為：MMU使能 :（1） 若 cache 使能，根據 arm 輸出的虛擬地址在CACHE 中搜索 ;若 cache 命中 , arm 處理器與cache 交換數據。（2） 若 cache 禁止或cache 未命中，首先訪問TLB ，根據arm 輸出的虛擬地址在 TLB 中搜索，若 TLB 命中，將 TLB 中的物理頁地址與虛擬地址的頁內偏移量拼接成物理地址，訪問主存并把該塊數據讀取到cache

14、(使能時 )中。（3） 若 cache 且 TLB 均未命中，訪問主存中的頁表。15、 ARM 支持的物理頁有幾種類型，其容量為何值？ARM 支持的物理頁有四種類型，分別是：1m 的頁，64k 的大頁， 4k 的小頁， 1k 的微頁或極小頁。16、簡述采用單步頁表搜索過程。（若一級頁表的頁表項為1M 的段，采用單步頁表搜索；若為細頁表或粗頁表的頁表項則采用兩步搜索。）搜索步驟：1、首先由 c2 寄存器的高18 位和邏輯地址的高12 位拼接成段描述符的物理地址，如下圖所示：2、根據上述地址檢索一級頁表找到段描述符，把段描述符中的高 12 位和虛擬地址的低 20 位拼接成并由此地址訪問主存物理頁及

15、相應存儲單元。32 位物理地址，17、簡述使用粗頁表和4k 頁的二級虛實地址轉換過程。1、首先把 c2 寄存器中的 18 位頁表基址作為粗頁表描述符的地址的高 18 位，虛擬地址的高 12 位作為粗頁表描述符的地址的中間部分， 00 作為粗頁表描述符的地址的最低 2 位，由此得到粗頁表描述符的物理地址。根據粗頁表描述符的物理地址，檢索一級頁表，找到粗頁表描述符。2、把粗頁表描述符22 位二級頁表基址與虛擬地址的中間8 位和 00 拼接成 4k 頁描述符的物理地址，根據 4k 頁描述符的物理地址，檢索二級頁表，找到4k 頁表描述符。3、將 4k 頁表描述符中的高20 位物理地址與虛擬地址的低 1

16、2 位拼接成主存物理地址，并由此訪問某存儲單元。18、微處理器及嵌入式系統的總線一般由幾部分組成，arm中實現存儲器及外設讀、寫操作的控制信號是什么？微處理器及嵌入式系統的總線一般由3 部分組成，其分別是：1、數據總線：傳送數據信息的信號線，通常為雙向、三態總線。2、地址總線：用來傳送地址信息的信號線，通常為單向、三態總線3、控制總線：傳送控制信息的信號線。arm 中實現存儲器及外設讀、寫操作的控制信號分別是。19、何謂總線主控設備、總線從設備，并舉例說明之。何謂主控設備是指能控制總線并啟動數據傳送的任何設備稱做主控器或主設備，如 CPU 和 DMA 控制器 。總線從設備則是指能夠響應總線主設

17、備發出的總線命令的任何設備，如存儲器。20、什么是系統總線，微機和arm 使用何系統總線？系統總線是指把微機系統內各部件的相互連接的總線，例，微機的ISA 、EISA 、VESA 、PCI 等微機標準總線，arm 的片上總線。21、簡述總線周期的四個階段。一個總線周期的四個階段：1.總線請求和仲裁階段由需要使用總線的主控設備向總線仲裁機構提出使用總線的請求，經總線仲裁機構仲裁確定，把下一個傳送周期的總線使用權分配給哪一個請求源。2、尋址階段取得總線使用權的主控設備，通過地址總線發出本次要訪問的從屬設備的存儲器地址、或I/O 端口地址及有關命令， 通過譯碼使參與本次傳送操作的從屬設備被選中，并開

18、始啟動。3、數據傳送階段主控設備和從屬設備進行數據交換。4、結束階段主控設備、從屬設備的有關信息均從系統總線上撤除，讓出總線，以便其他模塊能繼續使用。22、簡述主設備和從設備之間的三種數據傳輸方式。主設備和從設備之間的數據傳輸方式：一、同步式傳輸使用一個同步時鐘作為控制數據的傳輸。主設備與從設備進行一次傳輸所需的時間是固定的，其中每一步驟的起止時刻，也都有嚴格的規定，都以系統時鐘來統一。二、異步式傳輸異步傳輸是采取應答式傳輸技術來實現的，用請求REQ 和應答 ACK 兩種信號來協調傳輸過程。三、半同步傳輸半同步傳輸是綜合同步和異步傳輸方式的優點設計出來的混合式的總線結構。這種總線有兩個控制信號：由主設備來的CLOCK和從設備來的WAIT 信號。若從設備傳輸速度足夠快，則不發WAIT等待信號 ,以同步方式傳輸數據。如果從設備不能在一個周期內作出響應，則使 WAIT信號變高而使主設備暫停。只要 WAIT 信號高電平有效，其后的時鐘周期內主設備處于等待