1、Layout注意問題一：ESD器件由于ESD器件選擇和擺放位置同具體的產品相關，下面是一些通用規那么：1 .讓元器件盡量遠離板邊。2敏感線Reset, PBINT走板內層不要太靠近板邊；RTC局部電路不要靠近板 邊。3. 可能的話，PCB四周保存一圈露銅的地線。4. ESD器件接地良好，直接通過 VIA連接到地平面。5. 受保護的信號線保證先通過ESD器件，路徑盡量短。二：天線13MHz泄漏，會導致其諧波所在的 Channel: Chan5, Chan70 Chan521、586、 651、716、781、846等靈敏度明顯下降；13MHz相關線需要充分屏蔽。一般FPC和 LCDM離天線較近，

2、容易產生干擾，對FPC上的線需要采取濾 波RC濾波措施和屏蔽FPC，并可靠接地。靠近天線局部的板上線不管什么類型盡量要走到內層或采取一定的屏蔽措 施，來降低其輻射。板內的其他信號可能耦合到走在表層的信號線上，產生 輻射干擾。三. LCD注意FPC連接器的信號定義：音頻信號線最好兩邊有地線保護；音頻信號線 與電平變換頻繁的信號線要有足夠間距；FPC上的時鐘信號及其他電平變換頻繁的信號要有地線保護減少EMI影響；LCD的數據線格式是否和BB芯片匹配？例如i80或M68在時序上要求不一致等 問題。設計中對LCM上的JPEG IC寸鐘信號的頻率，幅值要滿足需求。如果時鐘幅度不 夠可能導致JPEG不工作

3、或不正常；注意 Camera的輸入時鐘對Preview的影響， 通常較高的Preview刷新幀數要求時鐘頻率高。布局上，升壓電路遠離天線；音頻器件和音頻走線；給 Camera供電的LDO靠近 Camera放置；主板上Hall器件的位置要恰當，不能對應上蓋 LCD屏的位置，否 那么上蓋的磁鐵不能正對著Hall器件。四. 音頻設計PCB布局音頻器件遠離天線、RF、數字局部，防止天線輻射對音頻器件音頻功放等 的干擾；如果靠的很近，應該考慮使用屏蔽罩。所有audio信號在進入芯片SC6600B音頻功放等的地方應該加濾波電 路，防止天線輻射通過音頻信號線進入到芯片。差分電路布局時應該做到對稱；應該考慮電

4、路信號的走向，并且要考慮到布 線的順暢。音頻器件周圍盡量不放置別的器件，從布局上防止其他電路對 Audio電路的 影響。布局時應該考慮安裝，防止整機安裝以后，音頻器件可能受到的異常干擾， 如cable，LCD，機殼等。MIC和耳機信號的濾波電容應盡量靠近相應的接口。為了減小噪聲的引入，AVDDVB AVDDVBO AVDDAUX AVDDBB VBRER1 的濾波電容離 PIN 要盡可能 的近。基帶芯片的PIN AVDD36濾波電容33UF要離PIN AVDD36盡可能的近。 音頻器件應該遠離供給射頻 PA的VBAT電源路線,最好其和PA分別處于板的兩 邊，間隔比擬大。布局時應該考慮避開電流的

5、主要回流路徑。音頻局部PCB布線差分音頻信號線采用差分的走線規那么。 盡量作到平行， 等長同層走線。 注意 音頻信號線與其他信號的隔離通常用地隔離 。保證所有 audio 信號經過濾波以后進入到芯片之前不能受到任何天線輻射的 干擾。盡量防止其它信號power,digital, analog,RF等對與音頻信號的干擾。禁止 出現其它信號與音頻信號平行走線， 防止交叉 。尤其需要注意那些在整機安裝完 成以后可能會受到RF強烈輻射的信號。濾波電路的輸入輸出級在布線時注意相互隔離， 不能有耦合，影響濾波效果。 Vbias 信號受到干擾，會嚴重引起上行噪音。在布線時應該防止其受到干擾。 電源信號采用星型

6、走線，到 PA的電源線應該是單獨一根走線，并且短、粗；保 證PA到電源地之間的地回路阻抗足夠小。防止PA工作時在VBAT上產生的217HZ 跌落幅度過大。上行、下行音頻電路和走線盡量與其它電路和走線隔離， 特別需要注意避開 數字和高頻電路。模擬地盡量形成塊狀，能起到較好的干擾屏蔽和信號耦合效果。基帶芯片音頻局部電源 AVDD36 AVDDVB AVDDVBO VBREF1的走線要盡量短、 足夠的寬。微過孔的種類電路板上不同性質的電路必須分隔 但是又要在不產生電磁干擾的最正確情 況下連接，這就需要用到微過孔(microvia)。通常微過孔直徑為0.05mm至0.20mm， 這些過孔一般分為三類，

7、即盲孔(blind via)、埋孔(bury via)和通孔(through via)。 盲孔位于印刷線路板的頂層和底層外表， 具有一定深度， 用于表層線路和下面的 內層線路的連接，孔的深度通常不超過一定的比率 (孔徑)。埋孔是指位于印刷線 路板內層的連接孔， 它不會延伸到線路板的外表。 上述兩類孔都位于線路板的內 層，層壓前利用通孔成型制程完成， 在過孔形成過程中可能還會重疊做好幾個內 層。第三種稱為通孔， 這種孔穿過整個線路板， 可用于實現內部互連或作為組件 的黏著定位孔。采用分區技巧在設計RF電路板時，應盡可能把高功率RF放大器(HPA和低噪音放大器(LNA) 隔離開來。就是讓高功率 R

8、F發射電路遠離低功率收電路。如果 PCB板上有很多 空間，那么可以很容易地做到這一點。但通常零組件很多時，PCB空間就會變的很小，因此這是很難到達的。可以把它們放在PCB板的兩面，或者讓它們交替工 作，而不是同時工作。高功率電路有時還可包括RF緩沖器(buffer)和壓控振蕩器(VCO。設計分區可以分成實體分區(physical partitioning)和電氣分區(Electricalpartitioning) 。實體分區主要涉及零組件布局、 方位和屏蔽等問題； 電氣分區可以 繼續分成電源分配、RF走線、敏感電路和信號、接地等分區。實體分區零組件布局是實現一個優異 RF設計的關鍵，最有效的技

9、術是首先固定位于 RF路徑上的零組件，并調整其方位，使 RF路徑的長度減到最小。并使 RF輸入 遠離RF輸出，并盡可能遠離高功率電路和低功率電路。最有效的電路板堆棧方法是將主接地安排在表層下的第二層，并盡可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還 可以減少主接地上的虛焊點，并可減少RF能量泄漏到層疊板內其它區域的時機。 在實體空間上，像多級放大器這樣的線性電路通常足以將多個RF區之間相互隔離開來，但是雙工器、混頻器和中頻放大器總是有多個RF/IF信號相互干擾，因此必須小心地將這一影響減到最小。RF與IF走線應盡可能走十字交叉，并盡可能在它們之間隔一塊接地

10、面積。正確的RF路徑對整塊PCB板的性能而言非常重要，這也就是為什么零組件布局通常在行動 PCB 板設計中占大部份時間的原 因。在行動 PCB板上，通常可以將低噪音放大器電路放在PCB板的某一面，而高功率放大器放在另一面，并最終藉由雙工器在同一面上將它們連接到RF天線的一端和基頻處理器的另一端。這需要一些技巧來確保RF能量不會藉由過孔， 從板的一面傳遞到另一面， 常用的技術是在兩面都使用盲孔。 可以藉由將盲孔安 排在PCB板兩面都不受RF干擾的區域，來將過孔的不利影響減到最小。金屬屏蔽罩有時，不太可能在多個電路區塊之間保存足夠的區隔， 在這種情況下就必須 考慮采用金屬屏蔽罩將射頻能量屏蔽在 R

11、F區域內，但金屬屏蔽罩也有副作用， 例如：制造本錢和裝配本錢都很高。外形不規那么的金屬屏蔽罩在制造時很難保證高精密度， 長方形或正方形金屬 屏蔽罩又使零組件布局受到一些限制； 金屬屏蔽罩不利于零組件更換和故障移位； 由于金屬屏蔽罩必須焊在接地面上， 而且必須與零組件保持一個適當的距離， 因此需要占用珍貴的PCB板空間。盡可能保證金屬屏蔽罩的完整非常重要， 所以進入金屬屏蔽罩的數字信號線 應該盡可能走內層，而且最好將信號線路層的下一層設為接地層。RF信號線可以從金屬屏蔽罩底部的小缺口和接地缺口處的布線層走線出去， 不過缺口處周圍 要盡可能被廣闊的接地面積包圍， 不同信號層上的接地可藉由多個過孔連

12、在一起。 盡管有以上的缺點， 但是金屬屏蔽罩仍然非常有效， 而且常常是隔離關鍵電路的 唯一解決方案。電源去耦電路此外，恰當而有效的芯片電源去耦(decouple )電路也非常重要。許多整合了線性線路的RF芯片對電源的噪音非常敏感，通常每個芯片都需要采用高達四個 電容和一個隔離電感來濾除全部的電源噪音。(圖一)?圖一 芯片電源去耦電路?最小電容值通常取決于電容本身的諧振頻率和接腳電感，C4的值就是據此選擇的。C3和C2的值由于其自身接腳電感的關系而相比照較大，從而RF去耦效果要差一些，不過它們較適合于濾除較低頻率的噪音信號。RF去耦那么是由電感L1完成的，它使RF信號無法從電源線耦合到芯片中。

13、因為所有的走線都是一 條潛在的既可接收也可發射 RF信號的天線，所以，將射頻信號與關鍵線路、零 組件隔離是必須的。這些去耦組件的實體位置通常也很關鍵。這幾個重要組件的布局原那么是：C4 要盡可能靠近IC接腳并接地，C3必須最靠近C4, C2必須最靠近C3,而且IC接 腳與C4的連接走線要盡可能短，這幾個組件的接地端(尤其是C4)通常應當藉由 板面下第一個接地層與芯片的接地腳相連。 將組件與接地層相連的過孔應該盡可 能靠近PCB板上的組件焊盤，最好是使用打在焊盤上的盲孔將連接線電感減到最 小，電感L1應該靠近C1。一個集成電路或放大器常常具有一個開集極 (ope n collector)輸出，因

14、此需要 一個上拉電感(pullup in ductor)來提供一個高阻抗RF負載和一個低阻抗直流電源， 同樣的原那么也適用于對這一電感的電源端進行去耦。有些芯片需要多個電源才能 工作，因此可能需要兩到三套電容和電感來分別對它們進行去耦處理，如果該芯片周圍沒有足夠的空間，那么去耦效果可能不佳。尤其需要特別注意的是：電感極少平行靠在一起，因為這將形成一個空芯變 壓器，并相互感應產生干擾信號，因此它們之間的距離至少要相當于其中之一的 高度，或者成直角排列以使其互感減到最小。電氣分區電氣分區原那么上與實體分區相同，但還包含一些其它因素。現代行動的某些部份采用不同工作電壓，并借助軟件對其進行控制，以延長

15、電池工作壽命。 這意味著行動需要運行多種電源，而這產生更多的隔離問題。電源通常由連接線(connector)引入，并立即進行去耦處理以濾除任何來自電路板外部的噪音， 然后經過一組開關或穩壓器，之后，進行電源分配。在行動里，大多數電路的直流電流都相當小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨設計出一條盡可能寬的大電流線路， 以使發射時的壓降 (voltage drop)能減到最低。為了防止太多電流損耗，需要 利用多個過孔將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的 電源接腳端對它進行充分的去耦，那么高功率噪音將會輻射到整塊電路板上，并帶來各種各樣的問題。高功率

16、放大器的接地相當重要，并經常需要為其設計一個 金屬屏蔽罩。RF輸出必須遠離RF輸入在大多數情況下，必須做到 RF輸出遠離RF輸入。這原那么也適用于放大器、緩沖器和濾波器。 在最壞的情況下， 如果放大器和緩沖器的輸出以適當的相位和 振幅反應到它們的輸入端， 那么它們就有可能產生自激振蕩。 它們可能會變得不 穩定，并將噪音和互調相乘信號 (intermodulation products)添加到RF信號上。 如果射頻信號線從濾波器的輸入端繞回輸出端， 這可能會嚴重損害濾波器的帶通 特性。為了使輸入和輸出得到良好的隔離， 首先在濾波器周圍必須是一塊主接地 面積，其次濾波器下層區域也必須是一塊接地面積

17、， 并且此接地面積必須與圍繞 濾波器的主接地連接起來。 把需要穿過濾波器的信號線盡可能遠離濾波器接腳也 是個好方法。 此外，整塊電路板上各個地方的接地都要十分小心， 否那么可能會在 不知不覺中引入一條不希望發生的耦合信道。(圖二 )詳細說明了這一接地方法。有時可以選擇走單端(single-ended)或平衡的RF信號線(balaneed RF traces)有關 串音(crosstalk和EMC/EMI的原那么在這里同樣適用。平衡RF信號線如果走線正確 的話，可以減少噪音和串音， 但是它們的阻抗通常比擬高。 而且為了得到一個阻 抗匹配的信號源、 走線和負載， 需要保持一個合理的線寬， 這在實際

18、布線時可能 會有困難。?圖二 濾波器四周被接地面綠色區域包圍?緩沖器緩沖器可以用來提高隔離效果， 因為它可把同一個信號分為兩個部份， 并用 于驅動不同的電路。 尤其是本地振蕩器可能需要緩沖器來驅動多個混頻器。 當混 頻器在RF頻率處到達共模隔離(common mode isolation)狀態時，它將無法正常工 作。緩沖器可以很好地隔離不同頻率處的阻抗變化， 從而電路之間不會相互干擾。 緩沖器對設計的幫助很大， 它們可以緊跟在需要被驅動電路的后面， 從而使高功 率輸出走線非常短， 由于緩沖器的輸入信號電平比擬低， 因此它們不易對板上的 其它電路造成干擾。壓控振蕩器壓控振蕩器(VCO可將變化的電

19、壓轉換為變化的頻率，這一特性被用于高速 頻道切換， 但它們同樣也將控制電壓上的微量噪音轉換為微小的頻率變化， 而這 就給RF信號增加了噪音。總之，在壓控振蕩器處理過以后，再也沒有方法從RF輸出信號中將噪音去掉。困難在于 VCO控制線(control line)的期望頻寬范圍可能 從DC到2MHz,而藉由濾波器來去掉這么寬的頻帶噪音幾乎是不可能的；其次，VCO控制線通常是一個控制頻率的反應回路的一部份，它在很多地方都有可能引 入噪音，因此必須非常小心處理 VCO控制線。諧振電路諧振電路(tank circuit)用于發射機和接收機，它與 VCO有關，但也有它自己 的特點。簡單地說， 諧振電路是由

20、一連串具有電感電容的二極管并連而成的諧振 電路，它有助于設定VCO工作頻率和將語音或數據調變到 RF載波上。所有VCO的設計原那么同樣適用于諧振電路。由于諧振電路含有數量相當多 的零組件、占據面積大、通常運行在一個很高的RF頻率下，因此諧振電路通常 對噪音非常敏感。 信號通常排列在芯片的相鄰接腳上， 但這些信號接腳又需要與 較大的電感和電容配合才能工作， 這反而需要將這些電感和電容的位置盡量靠近 信號接腳， 并連回到一個對噪音很敏感的控制環路上， 但是又要盡量防止噪音的 干擾。要做到這點是不容易的。自動增益控制放大器自動增益控制AGC放大器同樣是一個容易出問題的地方，不管是發射還是 接收電路都

21、會有AGC放大器。AGC放大器通常能有效地濾掉噪音，不過由于行 動 具備處理發射和接收信號強度快速變化的能力，因此要求AGC電路有一個 相當大的頻寬，這就使 AGC放大器很容易引入噪音。設計 AGC 線路必須遵守模擬電路的設計原那么，亦即使用很短的輸入接腳和很短 的反應路徑，而且這兩處都必須遠離 RF、IF 或高速數字信號線路。同樣，良好 的接地也必不可少， 而且芯片的電源必須得到良好的去耦。 如果必須在輸入或輸 出端設計一條長的走線， 那么最好是選擇在輸出端實現它， 因為，通常輸出端的 阻抗要比輸入端低得多， 而且也不容易引入噪音。 通常信號電平越高， 就越容易 將噪音引入到其它電路中。接地

22、要確保RF走線下層的接地是實心的，而且所有的零組件都要牢固地連接到 主接地上，并與其它可能帶來噪音的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個相當高的電平，VCO輸出信號 很容易干擾其它電路，因此必須對 VCO加以特別注意。事實上，VCO往往放在 RF區域的末端，有時它還需要一個金屬屏蔽罩。在所有PCB設計中，盡可能將數字電路遠離模擬電路是一個大原那么，它同樣也適用于RF PCB設計。公共模擬接地和用于屏蔽和隔開信號線的接地通常是同等重 要的。同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號，所有的RF走線、 焊盤和組件周圍應盡可能是接地銅皮，并盡可

23、能與主接地相連。微型過孔microvia構造板在RF線路開發階段很有用，它毋須花費任何開銷就可隨意使 用很多過孔，否那么在普通PCB板上鉆孔將會增加開發本錢，這在大批量產時是不 經濟的。 將一個實心的整塊接地面直接放在外表下第一層時，隔離效果最好。 將接地面分成幾塊來隔離模擬、數字和 RF線路時，其效果并不好，因為最終總 是有一些高速信號線要穿過這些分開的接地面，這不是很好的設計。4.1 Normal Design guide check在PCB layout的過程中需要注意以下考前須知:4.1.1 DCXO Crystal PCB layoutDCXO 是非常敏感的器件，容易受外界干擾，尤其

24、是時鐘信號干擾。從4210 的封裝來看，Xtall、Xtal2距離SPI總線的SCLK非常近，更需要關注。否那么非常容 易導致相位誤差惡化、靈敏度不佳等。4.1.2 Matchi ng NetworkLNA的輸入layout至關重要，layout的優劣將直接影響靈敏度、AM suppression以及blocking等性能。在LNA和 sawfilter中間的matchi ng network的設計布局將直接決定最終的設計能否成功。1, 高Ba nd的性能更容易受到干擾，所以 DCS/PCS ba n的matchi ng network電路 一定要對稱；2, 器件之間的布線一定要盡可能的短；3

25、, 差分走線的環路面積要盡可能的小；4, sawfilter的接地一定要就近多打通孔，從而可以有效的提高sawfilter的帶外抑制指標；5, sawfilter和 matchi ng n etwork下面的地需要鏤空，距地平面的距離滿足大于 400um的最小要求；6, sawfilter的輸入需要注意50歐姆阻抗匹配，需要綜合板材、層厚、距離地寬度 等因素設計50歐姆地走線。4.1.3 RF OutputRF輸出到PA輸入局部需要綜合板材、層厚、距離地的寬度等因素設計50歐姆走線。1, RF輸出本身還有DC成分，一般要在PA輸入前加隔直電容；2, 為了匹配PA的輸入，還需要加上PI衰減網絡；

26、3, RFOUT和PA之間的走線要直，距離要短，走線需要避開時鐘、基帶接口等， 以防止互相干擾；4, 注意多打通孔以防止RFOUT和周圍空間的耦合。4.1.4 Power Supply為保證電源干凈，電源的輸入pin均需要就近接去耦電容；電源線不要過細，按照1A/mm的走線規那么設計。VPA走線50mil, Vrf走線10mil。4.1.5 BB I/QBBIQ信號的質量將會影響到 Modulation Spectrum等RF性能，因此在layout的 過程中需要注意差分走線，防止同CLK RFOUT等信號平行走線，防止共模干擾。4.2 EMI走線注意點SC6600M提供2個時鐘，給SDRam

27、的時鐘軟件設置為 72MHz，給sensor的 時鐘軟件設置為72MHz，它們都是由PLL分頻得到，PLL的頻率為144MHz, 在PCB布線時，要尤其注意這些CLK的走線，盡量抑制這些線對外部的輻射，走走線時遵循以下幾個原那么 。1, 給sensor的elk上下兩層要有地平面使之與接收通路的走線相隔離，該線不能 正走在接收通路走線的正下方，該線防止使用 2-7 的孔；2, elkmeu的走線要上下左右有地使之與其他走線相隔離，該線防止打2-7孔，該線不能走在鍵盤 pad 下；3, 在SC6600M的elkmeu pin的周圍的走線要同樣作好隔離，這些線盡量防止走到 top 或 bottom

28、層；4進入EMI Filter的線最好不要裸露在top或bottom層。PCB Layout與布局經驗總結1. sirf refere nee典型的四，六層板，標準 FR4材質2. 所有的元件盡可能的表貼3. 連接器的放置時，應盡量防止將噪音引入RF電路，盡量使用小的連接器，適 當的接地4. 所有的RF器件應放置緊密，使連線最短和交叉最小關鍵5. 所有的pin有應嚴格按照referenee sehematie所有IC電源腳應當有0.01uf的退 藕電容，盡可能的離管腳近，而且必須要經過孔到地和電源層6. 預留屏蔽罩空間給 RF 電路和基帶局部，屏蔽罩應當連續的在板子上連接，而 且應每隔 100

29、mil 最小過孔到地層7. RF局部電路與數字局部應在板子上分開8. RF的地應直接的接到地層，用專門的過孔和和最短的線9. TCXC晶振和晶振相關電路應與高slew-rate數字信號嚴格的隔離10. 開發板要加適當的測試點11. 使用相同的器件，針對開發過程中的版本12. 使RTC局部同數字，RF電路局部隔離，RTC電路要盡可能放在地層之上走線在數字和模擬并存的系統中， 有 2 種處理方法，一個是數字地和模擬地分開， 比方在地層，數字地是獨立地一塊，模擬地獨立一塊，單點用銅皮或FB 磁珠連接，而電源不分開；另一種是模擬電源和數字電源分開用FB連接，而地是統一地地。這兩種方法效果是否一樣？ 應

30、該說從原理上講是一樣的。因為電源和地 對高頻信號是等效的。 區分模擬和數字局部的目的是為了抗干擾，主要是數字 電路對模擬電路的干擾。 但是，分割可能造成信號回流路徑不完整， 影響數字信 號的信號質量，影響系統 EMC 質量。因此，無論分割哪個平面，要看這樣作， 信號回流路徑是否被增大，回流信號對正常工作信號干擾有多大。 現在也有一 些混合設計，不分電源和地， 在布局時，按照數字局部、模擬局部分開布局布線， 防止出現跨區信號。 eda365+ , h3 |; F% L( 2 p1 o何謂差分布線？ 差分信號，有些也稱差動信號，用兩根完全一樣，極性相反的 信號傳輸一路數據，依靠兩根信號電平差進行判

31、決。 為了保證兩根信號完全一致， 在布線時要保持并行，線寬、線間距保持不變。 高速數字芯片在其邏輯門跳變時， 瞬間的電流變化量很大， 上升沿或下降沿時間 越小，變化量就越大，這個變化會引起對應的電源地波動，從而產生了噪聲。大家好，相信很多人接觸過或者了解過硬件工程師這個職位， 也想成為硬件 工程師。特別是對那些 layout 工程師， 硬件測試工程師而言， 他們更想轉型為硬 件工程師。但是由于缺乏相關有經驗的人士指點，因此無從下手。在這里，我以 9 年的硬件設計經驗告訴大家， 成為硬件工程師之前要具備什 么精神或者條件？硬件工程師應該具備哪些能力？硬件設計流程都有哪些？硬 件設計需要注意什么？

32、硬件工程師在工作中會遇到什么困難和如何解決困難？首先，成為硬件工程師之前要具備什么精神或者條件呢？ 你必須有堅持不懈的學習精神，按照這里提示的相關東西進行知識的補充； 你必須制定一個學習方案監控表，在較合理的時間內把所有知識學習好； 你必須有百度精神，遇到不懂的概念，不懂的知識，要積極百度，很多時候很多 芯片你之前是沒有見過的，這個時候你就要查閱相關資料進行了解。你必須積極參加各種論壇， qq 群進行經驗吸收； 另外，如果有人指導一下你，那就比擬好入行了。第二,硬件工程師應該具備哪些能力呢？ 你必須具備電子技術根底知識比方模擬電路，數字電路，電路原理，高頻 電路等等知識，有了這些知識你才能分析

33、設計原理圖，才能知道每個元件的作 用。這個就需要學習相關書籍或者相關視頻教程了；你必須熟悉常見元件，接口，電路模塊等等，還要知道電路的使用條件，功率，工作電壓，工作電流，工作頻率等等； 你必須會使用原理圖設計軟件。要會用軟件設計原理圖。畫好原理圖之后， 你要知道該從哪方面檢查原理圖是否有誤； 你必須具備原理圖分析能力， 在實際工作中， 你能分析每一個電路模塊的原理和 所具備的功能，你要根本清楚每個10,每個元件所起的作用； 你必須具備原理圖設計能力。 在工作中， 你能根據客戶需求或者市場需求進行電 路的設計， 實現需要的功能。 此設計能力當然也包括芯片選型等等能力。 隨著芯 片集成度的提高，

34、這方面的要求相對變弱了。 但是，根本的硬件設計能力還是必 須具備的，比方驅動電路的設計等等； 你必須具備常見儀器和工具的使用，比方示波器，萬用表，烙鐵等等； 你必須知道電路測試中需要測試什么內容； 你必須具備解決問題， 調試問題的能力， 因為一個產品設計出來， 開始往往沒那 么完美，需要硬件工程師進行調試，把錯誤糾正，把電路優化； 你必須了解整個硬件設計流程，這需要你真實地去把整個硬件流程實踐一遍； 你必須知道哪里電流比擬大， 哪些模塊比擬敏感， 能告訴 layout 工程師哪些網絡 的走線要粗， 哪里布局要特別留意， 哪些網絡要包地， 哪里敏感信號要注意保護 等等； 你必須具備讀懂芯片資料的能